、和沟槽部TPl，配置成沟槽结构TS。通过这样的沟槽结构TS，可以将沟槽结构TS的具有等于沟槽宽度WD4或者小于沟槽宽度WD4的沟槽宽度的部分的上端的高度位置，换言之，肩部SH的高度位置，降低至绝缘膜IRl的下表面的高度位置。
[0256]在使开口部OPl的开口宽度WDl大于开口部0P2的开口宽度WD2、并且使开口部0P3的开口宽度WD3大于开口部0P2的开口宽度WD2的情况下的截面图，与在图24中示出的截面图相同。
[0257]为了将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置，仅仅需要使开口部OPl的开口宽度WDl大于沟槽部TPl的沟槽宽度WD4。开口宽度WDl不需要大于开口部0P2的沟槽宽度WD2。相似地，为了将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置，仅仅需要使开口部0P3的开口宽度WD3大于沟槽部TPl的沟槽宽度WD4。开口宽度WD3不需要大于开口部0P2的沟槽宽度WD2。
[0258]接下来，形成绝缘膜IF2 (在图35中的步骤S37)。在该步骤S37中，在DTI区域DTA中，执行与第一实施例的在图6中示出的步骤S26相似的步骤，以通过如图26所示的绝缘膜IF2来封闭沟槽部TP1，同时在沟槽部TPl中留出空间SP。绝缘膜IF2包含硅和氧。
[0259]如上面描述的，同样在第二实施例中，与第一实施例相似，可以将肩部SH的高度位置降低至绝缘膜IRl的下表面的高度位置。肩部SH的高度位置越高，在形成绝缘膜IF2之时空间SP开始封闭的高度位置越高。因此，通过降低肩部SH的高度位置，可以降低在形成绝缘膜IF2之时空间SP开始封闭的高度位置，并且可以降低空间SP的上端的高度位置，艮P，空间SP的封闭位置CP。
[0260]接下来，将绝缘膜IF2平面化(在图35中的步骤S38)。在该步骤S38中，执行与在图6中示出的第一实施例的步骤S27相似的步骤，以将绝缘膜IF2的表面平面化，如图27和图28所示。结果，由沟槽结构TS和绝缘膜IF2形成DTI结构DS。
[0261]在第一实施例中，在形成DTI结构DS的步骤(在图6中的步骤S21至步骤S27)中，对抗蚀剂膜进行图案曝光并且由此形成开口部的步骤，被执行两次(在图6中的步骤S21和步骤S23)。另一方面，在第二实施例中，在形成DTI结构DS的步骤(在图35中的步骤S31至步骤S38)中，对抗蚀剂膜进行图案曝光并且由此形成开口部的步骤，被执行两次(在图35中的步骤S32)。这使得可以减少半导体器件的制造步骤的数目。
[0262]然后，执行与在第一实施例中参考图29至图31描述的步骤相似的步骤以及其后的步骤，以形成在图3中示出的半导体器件。
[0263]<半导体器件的制造方法的第一修改示例>
[0264]作为执行在图35中的步骤S33以形成开口部OP2的方法的第一修改示例，可以执行以下方法。
[0265]图43和图44是第二实施例的第一修改示例的半导体器件在其制造步骤期间的局部截面图。
[0266]在本第一修改示例中，在通过与在图35中的步骤S32相似的步骤形成开口部OPl期间，在将其中具有开口部0R3的抗蚀剂膜PR3用作蚀刻掩膜、对绝缘膜IFl的从开口部0R3的底表面暴露出来的部分进行蚀刻之后，不去除抗蚀剂膜PR3，如图43所示。因此，如图43所示，在形成穿通绝缘膜IFl并且到达绝缘膜LNl的上表面的开口部OPl之后，其中具有开口部0R3的抗蚀剂膜PR3保留在其中具有开口部OPl的绝缘膜IFl上。
[0267]接下来，在通过与在图35中的步骤S33相似的步骤形成开口部0P2期间，在将其中具有开口部0R3的抗蚀剂膜PR3和其中具有开口部OPl的绝缘膜IFl用作蚀刻掩膜的同时，由蚀刻剂对绝缘膜LNl的从开口部OPl的底表面暴露出来的部分进行蚀刻。结果，如图44所示，形成穿通绝缘膜LNl的从开口部OPl的底表面暴露出来的部分并且到达绝缘膜IRl的上表面的开口部0P2。
[0268]接下来，例如通过灰化，去除在其中具有开口部0R3的抗蚀剂膜PR3。如在第二实施例中一样地执行与在图35中的步骤S34至S38相似的步骤，之后执行与第一实施例的参考图29至图31和图4描述的步骤相似的步骤以及其后的步骤，以形成在图3中示出的半导体器件。
[0269]作为替代实施例，在形成开口部0P2之后，可以通过执行与在图35中的步骤S34相似的步骤而不去除抗蚀剂膜PR3、并且将在其中具有开口部0R3的抗蚀剂膜PR3和在其中具有开口部OPl的绝缘膜IFl用作蚀刻掩膜，来形成开口部0P3。由于绝缘膜IFl的上表面在形成开口部0P3期间未被蚀刻，在形成沟槽部TPl期间用作蚀刻掩膜的绝缘膜IFl可以实现得更厚。因此，当用于形成具有纵横比(即，深度与沟槽宽度WD4之比)高的沟槽部TPl时，该方法是有利的。
[0270]<本实施例的主要特性和优点>
[0271]第二实施例的半导体器件配备有与第一实施例的半导体器件的特性相似的特性。第二实施例的半导体器件因此具有与第一实施例的半导体器件的优点相似的优点。例如，可以降低空间SP的封闭位置CP。
[0272]另外，在制造根据第二实施例的半导体器件的方法中形成DTI结构DS的步骤中，通过对抗蚀剂膜进行图案曝光来形成开口部的步骤被执行一次。因此，步骤的数目少于制造根据第一实施例的半导体器件的方法的步骤数目，在第一实施例中通过对抗蚀剂膜进行图案曝光来形成开口部的步骤被执行两次。
[0273]在制造在第二实施例中的半导体器件的方法中，当通过使用包含例如磷酸的蚀刻剂、在例如由氮化硅膜制成的绝缘膜LNl中形成开口部0P2时，将其中具有开口部OPl的绝缘膜IFl用作蚀刻掩膜，对绝缘膜LNl进行蚀刻。开口部0P2形成为与开口部OPl对准。这消除了形成其中具有仅仅用于形成开口部2的开口部的抗蚀剂膜的必要性，由此消除了单独地设置仅仅用于形成开口部0P2的光掩膜的必要性，并且消除了单独执行仅仅用于形成开口部0P2的曝光和显影的必要性。
[0274]相较于第一实施例，因此可以减少半导体器件的制造步骤的数目。结果，可以以减少的生产成本制造出半导体器件。
[0275]另一方面，在制造根据第一实施例的半导体器件的方法中，如图17所示，其中具有开口部ORl的抗蚀剂膜PRl形成为仅仅用于形成开口部0P2，从而使得，可以例如通过对绝缘膜LNl进行各向异性蚀刻，使开口部0P2的开口宽度WD2等于开口部ORl的开口宽度WRlo相较于制造根据使开口部0P2的开口宽度WD2大于开口部OPl的开口宽度WDl的第二实施例的半导体器件的方法，可以通过对绝缘膜LNl进行各向同性蚀刻来形成开口部0P2的开口宽度WD2，具有改进的准确度。
[0276]现在已经基于一些实施例对本发明进行了详细描述。毋庸置疑，本发明不限于这些实施例，而是可以在不背离本发明的范围的情况下，对本发明做出多种改变。
【主权项】
1.一种半导体器件，包括: 半导体衬底； 第一绝缘膜，形成在所述半导体衬底的主表面之上，并且包含硅和氧； 第二绝缘膜，形成在所述第一绝缘膜之上； 第一开口部，穿通所述第二绝缘膜，并且到达所述第一绝缘膜； 第二开口部，穿通所述第一绝缘膜的从所述第一开口部暴露出来的部分，并且到达所述半导体衬底； 沟槽部，形成在所述半导体衬底的从所述第二开口部暴露出来的部分中；以及 第三绝缘膜，形成在所述沟槽部中、在所述第二开口部中、以及在所述第一开口部中， 其中所述第二绝缘膜的材料与所述第一绝缘膜的材料不同， 其中所述第一开口部的第一开口宽度以及所述第二开口部的第二开口宽度中的每一个均大于所述沟槽部的沟槽宽度，以及 所述沟槽部由所述第三绝缘膜封闭，同时在所述沟槽部中留出空间。2.根据权利要求1所述的半导体器件， 其中所述第二开口部的所述第二开口宽度等于所述第一开口部的所述第一开口宽度、或者大于所述第一开口部的所述第一开口宽度。3.根据权利要求2所述的半导体器件，进一步包括: 第四绝缘膜，形成在所述第二绝缘膜之上，并且包含硅和氧；以及 第三开口部，穿通所述第四绝缘膜，并且到达所述第二绝缘膜， 其中所述第一开口部穿通所述第二绝缘膜的从所述第三开口部暴露出来的部分，并且到达所述第一绝缘膜， 其中所述第二绝缘膜的材料与所述第四绝缘膜的材料不同， 其中所述第三开口部的所述第三开口宽度等于所述第一开口部的所述第一开口宽度、或者大于所述第一开口部的所述第一开口宽度，以及其中所述第三绝缘膜位于所述第三开口部中。4.根据权利要求3所述的半导体器件， 其中所述沟槽部、所述第二开口部、所述第一开口部和所述第三开口部由所述第三绝缘膜封闭，同时在所述沟槽部中、在所述第二开口部中、在所述第一开口部中、以及在所述第三开口部中，留出所述空间，以及 其中所述空间的上端的高度位置低于所述第四绝缘膜的上表面的高度位置。5.根据权利要求1所述的半导体器件， 其中所述沟槽部和所述第二开口部由所述第三绝缘膜封闭，同时在所述沟槽部中、以及在所述第二开口部中，留出所述空间，以及 其中所述空间的上端的高度位置低于所述第二绝缘膜的下表面的高度位置。6.根据权利要求1所述的半导体器件， 其中所述第二绝缘膜包含硅和氮。7.根据权利要求6所述的半导体器件， 其中所述第一绝缘膜具有氧化硅膜，并且所述第二绝缘膜具有氮化硅膜或者氮氧化硅膜。8.根据权利要求1所述的半导体器件，其中由含氢氟酸的蚀刻剂对所述第二绝缘膜的蚀刻速率小于由所述蚀刻剂对所述第一绝缘膜的蚀刻速率。9.根据权利要求3所述的半导体器件，其中所述第一绝缘膜形成在所述半导体衬底的所述主表面之上、在所述半导体衬底的所述主表面的第一区域中，以及其中所述半导体器件进一步包括:半导体元件，形成在所述半导体衬底的所述主表面之上、在所述半导体衬底的所述主表面的第二区域中，并且包括导体部；第五绝缘膜，形成在与所述第二绝缘膜所在层相同的层中，形成为在所述第二区域中覆盖所述半导体元件；第六绝缘膜，形成在所述第五绝缘膜之上、与所述第四绝缘膜相同层，并且含有硅和氧；孔部，穿通所述第六绝缘膜和所述第五绝缘膜，并且到达所述半导体元件的所述导体部；以及耦合电极，形成为用于填充所述孔部并且电耦合至所述导体部。10.一种制造半导体器件的方法，包括以下步骤:(a)在半导体衬底的主表面之上，形成包含硅和氧的第一绝缘膜；(b)在所述第一绝缘膜之上，形成第二绝缘膜；(c)形成穿通所述第二绝缘膜并且到达所述第一绝缘膜的第一开口部；(d)在平面图中在其中具有所述第一开口部的区域中，形成穿通所述第一绝缘膜并且到达所述半导体衬底的第二开口部；(e)在所述半导体衬底的从所述第二开口部暴露出来的部分中，形成沟槽部；以及(f)在所述步骤(e)之后，由第一蚀刻剂对所述第一绝缘膜的从所述第二开口部暴露出来的部分进行蚀刻；以及(g)在所述步骤(f)之后，在所述沟槽部中、在所述第二开口部中、以及在所述第一开口部中，形成第三绝缘膜，其中由所述第一蚀刻剂对所述第二绝缘膜的蚀刻速率小于由所述第一蚀刻剂对所述第一绝缘膜的蚀刻速率，其中在所述步骤(e)中，所述沟槽部形成为使所述沟槽部的沟槽宽度小于所述第一开口部的第一开口宽度，其中在所述步骤(f)中，由所述第一蚀刻剂对所述第一绝缘膜的从所述第二开口部暴露出来的部分进行蚀刻，以使所述第二开口部的第二开口宽度大于所述沟槽部的所述沟槽宽度，以及其中在所述步骤(g)中，所述沟槽部由所述第三绝缘膜封闭，同时在所述沟槽部中留出空间。11.根据权利要求10所述的制造半导体器件的方法，其中在所述步骤(f)中，由所述第一蚀刻剂对所述第一绝缘膜的从所述第二开口部暴露出来的部分进行蚀刻，以使所述第二开口部的所述第二开口宽度等于所述第一开口部的所述第一开口宽度、或者大于所述第一开口部的所述第一开口宽度。12.根据权利要求11所述的制造半导体器件的方法，进一步包括以下步骤: (h)在所述步骤(C)之后，在所述第一绝缘膜的从所述第一开口部暴露出来的部分之上，以及在所述第二绝缘膜之上，形成包含硅和氧的第四绝缘膜，所述第四绝缘膜形成为填充所述第一开口部；以及 (i)在平面图中在其中具有所述第一开口部的区域中，形成穿通所述第四绝缘膜并且到达所述第一绝缘膜的第三开口部， 其中由所述第一蚀刻剂对所述第二绝缘膜的蚀刻速率小于由所述第一蚀刻剂对所述第四绝缘膜的蚀刻速率， 其中在所述步骤(d)中，形成穿通所述第一绝缘膜的从所述第三开口部暴露出来的部分并且到达所述半导体衬底的所述第二开口部，以及 其中在所述步骤(f)中，由所述第一蚀刻剂对所述第四绝缘膜的从所述第三开口部暴露出来的部分进行蚀刻，以去除在所述第一开口部中的所述第四绝缘膜并且将所述第一绝缘膜暴露出来，并且使所述第三开口部的第三开口宽度等于所述第一开口部的所述第一开口宽度、或者大于所述第一开口部的所述第一开口宽度。13.根据权利要求11所述的制造半导体器件的方法，进一步包括以下步骤: U)在所述步骤(b)之后，在所述第二绝缘膜之上，形成包含硅和氧的第五绝缘膜；以及 (k)形成穿通所述第五绝缘膜并且到达所述第二绝缘膜的第四开口部， 其中在所述步骤(C)中，由第二蚀刻剂对所述第二绝缘膜的从所述第四开口部暴露出来的部分进行蚀刻，以形成所述第一开口部， 其中由所述第二蚀刻剂对所述第五绝缘膜的蚀刻速率以及由所述第二蚀刻剂对所述第一绝缘膜的蚀刻速率小于由所述第二蚀刻剂对所述第二绝缘膜的蚀刻速率， 其中在所述步骤(C)中，所述第一开口部形成为使所述第一开口部的所述第一开口宽度大于所述第四开口部的第四开口宽度，以及 其中在所述步骤(d)中，将其中具有所述第四开口的所述第五绝缘膜用作掩膜，对所述第一绝缘膜进行各向异性蚀刻，以形成所述第二开口部。14.根据权利要求13所述的制造半导体器件的方法，进一步包括以下步骤: (I)在所述步骤(j)之后，在所述第五绝缘膜之上，形成抗蚀剂膜； (m)通过对所述抗蚀剂膜进行图案曝光并且然后进行显影，来形成穿通所述抗蚀剂膜并且到达所述第五绝缘膜的第五开口部；以及 (η)在所述步骤(k)之后但是在所述步骤(c)之前，去除所述抗蚀剂膜， 其中在所述步骤(k)中，对所述第五绝缘膜的从所述第五开口部暴露出来的部分进行蚀刻，以形成所述第四开口部。15.根据权利要求13所述的制造半导体器件的方法，进一步包括以下步骤: (I)在所述步骤(j)之后，在所述第五绝缘膜之上，形成抗蚀剂膜； (m)通过对所述抗蚀剂膜进行图案曝光并且然后进行显影，形成穿通所述抗蚀剂膜并且到达所述第五绝缘膜的第五开口部；以及 (η)在所述步骤(c)之后，去除所述抗蚀剂膜，其中在所述步骤(k)中，对所述第五绝缘膜的从所述第五开口部暴露出来的部分进行蚀刻，以形成所述第四开口部。16.根据权利要求10所述的制造半导体器件的方法，其中所述第二绝缘膜包含硅和氮。17.根据权利要求10所述的制造半导体器件的方法，其中所述第一绝缘膜具有氧化硅膜，并且所述第二绝缘膜具有氮化硅膜或者氮氧化硅膜。18.根据权利要求10所述的制造半导体器件的方法，其中所述第一蚀刻剂为含氢氟酸的蚀刻剂。
【专利摘要】本发明的各个实施例涉及半导体器件及其制造方法。本发明提供了一种具有改进的性能的半导体器件。该半导体器件具有：第一绝缘膜，其形成在半导体衬底的主表面上；以及第二绝缘膜，其形成在第一绝缘膜上。半导体器件进一步具有：第一开口部，其穿通第二绝缘膜，并且到达第一绝缘膜；第二开口部，其穿通第一绝缘膜，并且到达半导体衬底；以及沟槽部，其形成在半导体衬底中。第一开口部的第一开口宽度和第二开口部的第二开口宽度大于沟槽部的沟槽宽度。沟槽部由第三绝缘膜封闭，同时在沟槽部中留出空间。
【IPC分类】H01L21/762
【公开号】CN104979267
【申请号】CN201510173234
【发明人】山口直
【申请人】瑞萨电子株式会社
【公开日】2015年10月14日
【申请日】2015年4月13日
【公告号】US20150294898