一种基于铝基板的三维叠层芯片的封装结构及其制备方法
【技术领域】
[0001]本发明涉及微电子封装领域，特别涉及一种基于铝基板的三维叠层芯片的封装结构及其制备方法。
【背景技术】
[0002]随着微电子封装技术的不断发展，其带来的挑战需要满足三个方面的系统度量标准:尺寸、性能和成本。由于消除了一个个单独封装及他们的寄生效应，多芯片模块(Multichip Module, MCM)具有能够获得更小、更轻的系统以及更快的速度的特点，成为最有效益的封装技术之一。
[0003]三维叠层芯片封装是解决芯片与芯片、芯片与基板之间的电气互连的有效途径，是多芯片模块在Z方向发展的趋势，是微电子技术领域的一项关键技术。与传统封装技术相比，三维叠层芯片封装在减少多芯片模块体积和重量的同时，还能改善性能、减少信号的延迟、降低噪声和功率损耗。
[0004]目前，三维叠层芯片封装的形式主要有裸芯片组装和已封装芯片组装。裸芯片组装能够提供更高的封装密度和更灵活的封装形式，已封装芯片组件工艺过程简单，成本较低。
[0005]在封装基板方面，三维叠层基板封装采用的基板常见的有共烧陶瓷基板、有机封装基板、玻璃基板等。共烧陶瓷基板受工艺影响，线间距较大，无法满足高密度基板的需求，散热性较差和收缩率较大影响了其在大功率高频器件封装中的使用；有机封装基板与芯片的CTE失配较大，对湿气较为敏感，影响封装结构的可靠性。玻璃基板面临着加工难度大，成本高的问题。基于已封装芯片组装的三维叠层芯片封装往往采用可伐合金作为芯片的载体，可伐的比重较大，在进一步减少封装体体积和重量方面作用不明显。
【发明内容】
[0006]本发明针对上述现有技术中存在的问题，提出一种基于铝基板的三维叠层芯片的封装结构及其制备方法，提高了封装效率和互连密度，有效减小了三维叠层封装芯片封装的体积，且具有良好的散热性能，解决了现有技术中的封装体积大、重量重等问题。
[0007]为解决上述技术问题，本发明是通过如下技术方案实现的:
本发明提供一种基于铝基板的三维叠层芯片的封装结构，其包括:
至少两层平行设置的功能化铝基板，具有两相对表面，分别为第一表面和第二表面，所述功能化铝基板设置有埋铝互连层以及通孔；所述埋铝互连层内置于所述功能化铝基板中和/或埋置于所述功能化铝基板的第一表面和/或第二表面；所述通孔贯通所述功能化铝基板的第一表面和第二表面；所述功能化铝基板的第二表面设置有芯片，所述芯片与所述埋铝互连层电连接；
铝基围坝，贴装在所述功能化铝基板的第一表面，且不遮盖所述通孔、露出所述功能化铝基板的所述埋铝互连层的以及两者之间的区域；用于保护所述通孔以及所述埋铝互连层与所述芯片之间的电连接，提高所述功能化铝基板的强度，促进芯片的散热；
环氧树脂基体，设置于所述功能化铝基板和所述铝基围坝之间；
侧面金属化互连层，为一面开口的环绕结构；
信号引出层，包括:有机封装基板，I/o引脚，其中:所述有机封装基板位于侧面金属化互连层的开口处，与所述侧面金属化互连层形成密封的环绕结构，所述功能化基板、所述铝基围坝以及所述环氧树脂基体形成的结构体位于所述有机封装基板和所述侧面金属化互连层形成的结构内；所述I/o引脚穿过所述有机封装基板和所述环氧树脂基体与所述侧面金属化互连层相连。
[0008]较佳地，所述埋铝互连层以及所述芯片上设置有引线键合焊盘，所述芯片与所述埋铝互连层通过引线键合焊盘以及引线键合焊盘之间的引线来实现电连接；所述引线穿过所述通孔。
[0009]较佳地，所述埋铝互连层的引线键合焊盘位于所述通孔的边缘；所述芯片的引线键合焊盘位于所述通孔的垂直投影内。这样设置可以尽量减少引线的长度，方便连接。
[0010]较佳地，所述引线为金线或铝线。
[0011]较佳地，每层所述功能化铝基板上贴装的芯片的数量为两个或两个以上，可以进一步提高封装结构的互连密度，减小封装结构的体积。
[0012]本发明还提供一种基于铝基板的三维叠层芯片的封装结构的制备方法，其包括以下步骤:
511:功能化招基板的制备:提供一双抛招基板，所述招基板具有两相对的第一表面和第二表面，在所述第一表面和所述第二表面进行布线设计，制备内置于所述铝基板的埋铝互连层，所述埋铝互连层的一端露出所述铝基板的第一表面，完成功能化铝基板的制备；
512:所述功能化铝基板的通孔的制备:在所述功能化铝基板上进行开孔，所述通孔贯通所述第一表面和所述第二表面；
513:多芯片模块的封装:将芯片贴装在所述功能化铝基板的第二表面，且将所述芯片与所述功能化铝基板的埋铝互连层电连接，在所述功能化铝基板的第一表面贴装铝基围坝，使所述铝基围坝不遮盖所述通孔、所述埋铝互连层的露出所述功能化铝基板的一端以及两者之间的区域，将至少两层所述贴装有芯片和铝基围坝的功能化铝基板平行布置，完成多芯片模块的封装；
514:信号引出层的制备:在最外层的其中一所述功能化铝基板的外侧制备有机封装基板，制备I/O引脚，使所述I/O引脚穿过所述有机封装基板；
515:三维叠层封装:采用环氧树脂对制备完信号引出层的多芯片模块进行真空灌封，固化后形成环氧树脂基体；
516:侧面金属化互连层的制备:对三维叠层封装完后的多芯片模块进行表面金属化，完成侧面金属化互连层的制备，且使所述I/O引脚与所述侧面金属化互连层相连，在所述侧面金属化互连层的外表面进行布线设计，实现三维叠层芯片的垂直互连。
[0013]较佳地，所述步骤S12具体为:采用波长为355nm的紫外激光在所述功能化铝基板上进行开孔。
[0014]较佳地，所述步骤S16中的在所述侧面金属化互连层的外表面进行布线设计具体为:利用波长为355nm的紫外激光在所述侧面金属化互连层的外表面进行刻蚀布线设计。
[0015]较佳地，所述步骤S13中的将所述芯片与所述功能化铝基板的埋铝互连层电连接进一步为:通过引线键合将所述芯片与所述功能化铝基板的埋铝互连层电连接。
[0016]较佳地，所述步骤S15中形成环氧树脂基体之后还包括:对三维叠层封装完后的多芯片模块进行表面粗化，方便对其表面进行金属化。
[0017]较佳地，所述步骤S16中的进行表面金属化进一步为:依次采用溅射、化学镀、电镀工艺进行表面金属化。
[0018]较佳地，所述溅射工艺为溅射Pd，所述化学镀工艺为化学镀Ni，所述电镀工艺为电镀依次电镀Ni和Au。
[0019]较佳地，所述化学镀Ni的厚度为1.5-2.5 μ m，所述电镀Ni的厚度为2~3 μ m，所述电镀Au的厚度为1.5-2.5 μ m。
[0020]相较于现有技术，本发明具有以下优点:
(1)本发明提供的基于铝基板的三维叠层芯片的封装结构及其制备方法，通过多芯片模块的三维堆叠封装结构提高了封装效率；
(2)本发明的封装结构通过功能化铝基板的通孔内引线互连的方式提高了互连密度，有效减小了三维叠层芯片封装的体积；
(3)本发明的封装结构在功能化铝基板的表面设置有铝基围坝，提高了功能化铝基板的强度，且增加了封装结构的散热性能。
[0021]当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
【附图说明】
[0022]下面结合附图对本发明的实施方式作进一步说明:
图1为本发明的基于铝基板的三维叠层芯片的封装结构的示意图；
图2为本发明的埋铝互连层埋置于功能化铝基板表面的示意图；
图3为本发明的一层功能化铝基板对应两层芯片的示意图；
图4为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的流程图；
图5a为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤Sll对应的功能化铝基板的示意图；
图5b为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S12对应的功能化铝基板的示意图；
图5cl为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的示意图；
图5cII为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的俯视图；
图5cIII为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S13对应的单层功能化铝基板的仰视图；
图5d为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S14对应的信号引出层的示意图；
图5e为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S15对应的三维叠层封装结构的示意图； 图5f为本发明的基于铝基板的三维叠层芯片的封装结构的制备方法的步骤S16对应的三维叠层封装结构的示意图。
[0023]标号说明:1-功能化铝基板，2-芯片，3-铝基围坝，4-环氧树脂基体，5-侧面金属化互连层；
11-第一表面，12-第二表面，13-埋铝互连层，14-通孔，15-表面埋铝互连层；
131-埋铝互连层的引线键合焊盘；
141-引线；
21-芯片的引线键合焊盘，22-环氧树脂；
51-激光刻蚀槽；
61-有机封装基板，62-1/0引脚。
【具体实施方式】
[0024]下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
[0025]实施例1:
结合图1，本实施例详细描述本发明的基于铝基板的三维叠层芯片的封装结构的示意图，其包括:至少两层平行设置的功能化铝基板I，芯片2，铝基围坝3，环氧树脂基体4，侧面金属化互连层5以及信号引出层，本实施例以三层平行设置的功能化铝基板I为例，功能化铝基板I具有两相对表面，分别为第一表面11和第二表面12，功能化铝基板I设置有埋铝互连层13以及通孔14 ;埋铝互连层13内置于功能化铝基板I中；通孔14贯通功能化铝基板I的第一表面11和第二表面12 ;芯片2贴装在功能化铝基板I的第二表面，芯片2与埋铝互连层13电连接；铝基围坝