半导体器件的形成方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及半导体器件的形成方法。
【背景技术】
[0002]随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。
[0003]图1至图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图。
[0004]参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域I和PMOS区域
II。在NMOS区域I形成至少一个第一伪栅极101和至少一个第三伪栅极103，在所述PMOS区域I I形成至少一个第二伪栅极102和至少一个第四伪栅极104，第一伪栅极101和第二伪栅极102的特征尺寸都大于或等于0.1微米，第三伪栅极103的特征尺寸小于第一伪栅极101的特征尺寸，第四伪栅极104的特征尺寸小于第二伪栅极102的特征尺寸。第一伪栅极101至第四伪栅极104的材料都为多晶硅。
[0005]在半导体衬底100、第一伪栅极101至第四伪栅极104上形成氧化硅层105，所述氧化硅层105与所述各伪栅极顶部相平。
[0006]接着，参考图2，形成图形化的掩膜层106，所述图形化的掩膜层106覆盖PMOS区域I I的氧化硅层105和第二伪栅极102、第四伪栅极104。之后，去除所述NMOS区域I的第一伪栅极101和第三伪栅极103 (参考图1)，在NMOS区域I的氧化硅层105内形成第一栅极凹槽107和第三栅极凹槽108。
[0007]接着，参考图3，在第一栅极凹槽107和第三栅极凹槽108内填充满第一铝层1，所述第一铝层109还覆盖所述图形化的掩膜层106。
[0008]接着，参考图4，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109和图形化的掩膜层106，在第一栅极凹槽107内形成第一铝栅极110，在第三栅极凹槽108内形成第三铝栅极111。其中化学机械研磨液的成分主要为氧化铝。
[0009]接着，结合参考图4和图5，去除PMOS区域I I的第二伪栅极102和第四伪栅极104，相应的，在PMOS区域I I的氧化硅层105内形成第二栅极凹槽112和第四栅极凹槽113。
[0010]接着，参考图6，在第二栅极凹槽112和第四栅极凹槽113内填充满第二铝层114，所述第二铝层114还覆盖NMOS区域I的氧化硅层105和第一铝栅极110、第三铝栅极111。
[0011]接着，参考图7，采用化学机械研磨的方法去除高于氧化硅层105的第二铝层114，在第二栅极凹槽112内形成第二铝栅极115，在第四栅极凹槽113内形成第四铝栅极116。
[0012]采用现有技术的方法形成的PMOS晶体管的性能不好，严重时，无法工作。
【发明内容】
[0013]本发明解决的问题是采用现有技术的方法形成的PMOS晶体管的性能不好，严重时，无法工作。
[0014]为解决上述问题，本发明提供一种半导体器件的形成方法，包括:
[0015]提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域类型不同；
[0016]在所述第一区域形成至少一个第一伪栅极，在所述第二区域形成至少一个第二伪栅极，所述第二伪栅极的特征尺寸大于或等于0.1微米；
[0017]在所述半导体衬底、第一伪栅极和第二伪栅极上形成介质层，所述介质层与所述第一伪栅极顶部和第二伪栅极顶部相平；
[0018]形成所述介质层后，氧化所述第二伪栅极的顶部，在所述第二伪栅极顶部形成保护层；
[0019]形成所述保护层后，去除所述第一伪栅极，在所述介质层中形成第一栅极凹槽；
[0020]在所述第一栅极凹槽内填充满第一金属层，并且所述第一金属层覆盖所述保护层；
[0021]去除所述高于介质层的第一金属层，形成第一金属栅极；
[0022]形成第一金属栅极后，去除所述保护层和所述第二伪栅极。
[0023]可选的，氧化所述第二伪栅极的顶部，在所述第二伪栅极顶部形成保护层的方法包括:
[0024]在第一伪栅极和介质层顶部形成图形化的第一掩膜层，所述图形化的第一掩膜层露出所述第二伪栅极的顶部；
[0025]对所述第二伪栅极的顶部进行氧化，在所述第二伪栅极的顶部形成保护层，所述保护层的材料为氧化硅。
[0026]可选的，所述氧化的方法为湿氧化工艺。
[0027]可选的，所述保护层的厚度为10?200埃。
[0028]可选的，去除所述高于介质层的第一金属层的方法为化学机械研磨。
[0029]可选的，去除所述第二伪栅极后，在所述介质层中形成第二栅极凹槽，形成所述第二栅极凹槽的步骤之后，还包括在所述第二栅极凹槽处形成第二金属栅极的步骤。
[0030]可选的，所述第一伪栅极和所述第二伪栅极的特征尺寸都大于2微米时，所述第一区域为NMOS区域且所述第二区域为PMOS区域，或者，所述第一区域为PMOS区域且所述第二区域为NMOS区域。
[0031]可选的，所述第一伪栅极和所述第二伪栅极中的至少一个的特征尺寸小于或等于
2微米时，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
[0032]可选的，所述第一区域还包括至少一个第三伪栅极，所述第二区域还包括至少一个第四伪栅极。
[0033]可选的，在所述第二伪栅极顶部形成所述保护层的步骤之后，且在去除第一伪栅极的步骤之前，还包括下列步骤:
[0034]在所述第二区域的所述介质层、第四伪栅极和保护层上形成第二掩膜层，所述第二掩膜层的材料为氮化硼或氮化钛；
[0035]去除所述高于介质层的第一金属层及保护层的步骤中，还包括去除所述第二掩膜层的步骤。
[0036]与现有技术相比，本发明的技术方案具有以下优点:
[0037]去除所述高于介质层的第一金属层形成第一金属栅极的过程中，被去除物质与第二伪栅极的材料层的研磨选择比很小。尤其，当第二伪栅极的特征尺寸大于或等于0.1微米的时候更加明显。这样，去除所述高于介质层的第一金属层的过程中，会对第二伪栅极造成严重损伤。而本发明的技术方案中，在特征尺寸大于或等于0.1微米的第二伪栅极顶部氧化形成保护层，去除物质与保护层材料的研磨选择比很大，上述去除过程中，保护层可以保护其下的第二伪栅极，使其受损程度大大减小。这样，相对于第一区域的第一金属栅极及其周围介质层的高度来说，第二区域的第二伪栅极的高度不会减小很多，第二伪栅极周围的介质层的高度也不会减小很多。后续形成第二金属栅极的过程中，避免在第二区域的介质层上残留有第二金属层，从而可以提高第二区域的后续形成的晶体管的性能，进而可以提高后续形成的半导体器件的性能。
【附图说明】
[0038]图1?图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图；
[0039]图8?图17是本发明具体实施例中的半导体器件的形成方法的剖面结构示意图。
【具体实施方式】
[0040]采用现有技术的方法形成的PMOS晶体管的性能不好，严重时，无法工作的原因如下:
[0041]参考图3和图4，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109时，图形化的掩膜层106也会被顺带去除。当研磨至氧化硅层105表面时，作为第二伪栅极102和第四伪栅极1