成第一功函数层，后续的步骤中，再在NMOS区域的第二栅极凹槽和第四栅极凹槽内形成第二功函数层。也就是说，此时，第一区域一定是PMOS区域，第二区域为NMOS区域。原因如下:
[0081]第一伪栅极至第四伪栅极的特征尺寸都比较小，在介质层中形成的第一栅极凹槽至第四栅极凹槽的深宽比都比较大。如果直接在NMOS区域的第二栅极凹槽和第四栅极凹槽内先形成第二功函数层，则第二功函数层特有的材料性质使得第二功函数层无法在第二栅极凹槽和第四栅极凹槽内形成，原因是第二栅极凹槽和第四栅极凹槽的深宽比太大，不足以使第二功函数层填入其中。而第一功函数层特有的材料性质却能实现第一功函数层在第一栅极凹槽和第三栅极凹槽内的形成。因此，本实施例中，根据第一功函数层和第二功函数层特有的性质，需要先在PMOS区域的介质层中形成第一栅极凹槽和第三栅极凹槽，然后在第一栅极凹槽、第三栅极凹槽内形成第一功函数层，接着，在第一功函数层上形成第一金属层，第一金属层不仅填满第一栅极凹槽并且还覆盖第二硬掩膜层。然后，采用化学机械掩膜的方法去除高于介质层的第一金属层。为了能够将残留在介质层上的第一金属层完全去除，会对介质层由微小的过研磨，形成的第二栅极凹槽、第四栅极凹槽的高度会有所降低，从而使得第二栅极凹槽、第四栅极凹槽的深宽比有所降低(需要继续说明的是，上述对介质层的过研磨虽然会使得后续形成第一金属栅极至第四金属栅极的高度略有降低，但是在误差范围内，并不影响后续形成的半导体器件的性能)。这样再向第二栅极凹槽和第四栅极凹槽内形成第二功函数层的难度大大降低，从而能够在第二栅极凹槽和第四栅极凹槽内形成第二功函数层。
[0082]因此，本实施例中，第一区域必须是PMOS区域，第二区域必须是NMOS区域。反之，如果先在第二栅极凹槽和第四栅极凹槽内形成第二功函数层，第二栅极凹槽和第四栅极凹槽的深宽比太大，在第二栅极凹槽和第四栅极凹槽内无法实现第二功函数层，从而会大大影响后续形成的NMOS晶体管的性能。毕竟这些都是由第一功函数层、第二功函数层的材料本身的性质决定的。
[0083]需要说明的是，本实施例中，对第一伪栅极至第四伪栅极的特征尺寸的大小顺序不做限定。只要第一伪栅极至第四伪栅极满足特征尺寸都小于或等于2微米即可，就需要先在PMOS区域的第一栅极凹槽和第三栅极凹槽内形成第一功函数层，接着，再在NMOS区域的第二栅极凹槽和第四栅极凹槽内形成第二功函数层。
[0084]其他实施例中，第一伪栅极或第二伪栅极的特征尺寸小于或等于2微米时，由于第一功函数层与第二功函数层的材料本身的性质不同，第一区域为PMOS区域，第二区域为NMOS区域。
[0085]其他实施例中，如果第一伪栅极至第四伪栅极的特征尺寸都大于2微米，则，在NMOS区域形成的第二栅极凹槽和第四栅极凹槽的深宽比会足够的大，第二功函数层可以填入其中，这样就可以实现，先在NMOS区域的第二栅极凹槽和第四栅极凹槽内形成第二功函数层，之后的步骤中，再在PMOS区域的第一栅极凹槽和第三栅极凹槽内形成第一功函数层。也就是说，第一区域可以为PMOS区域，相应的，第二区域为NMOS区域。或者，第一区域也可以为NMOS区域，相应的第二区域也可以为PMOS区域。
[0086]其他实施例中，如果第四伪栅极的特征尺寸大于或等于0.1微米，则保护层同时也会覆盖第四伪栅极的顶部。也就是说，如果在半导体衬底上第二区域的栅极全部为较大特征尺寸时，相应的，形成第二掩膜层的步骤也可以省略。去除第一伪栅极的过程中，保护层可以保护第二伪栅极不被去除。
[0087]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体器件的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域类型不同； 在所述第一区域形成至少一个第一伪栅极，在所述第二区域形成至少一个第二伪栅极，所述第二伪栅极的特征尺寸大于或等于0.1微米； 在所述半导体衬底、第一伪栅极和第二伪栅极上形成介质层，所述介质层与所述第一伪栅极顶部和第二伪栅极顶部相平； 形成所述介质层后，氧化所述第二伪栅极的顶部，在所述第二伪栅极顶部形成保护层； 形成所述保护层后，去除所述第一伪栅极，在所述介质层中形成第一栅极凹槽； 在所述第一栅极凹槽内填充满第一金属层，并且所述第一金属层覆盖所述保护层； 去除所述高于介质层的第一金属层，形成第一金属栅极； 形成第一金属栅极后，去除所述保护层和所述第二伪栅极。2.如权利要求1所述的形成方法，其特征在于，氧化所述第二伪栅极的顶部，在所述第二伪栅极顶部形成保护层的方法包括: 在第一伪栅极和介质层顶部形成图形化的第一掩膜层，所述图形化的第一掩膜层露出所述第二伪栅极的顶部； 对所述第二伪栅极的顶部进行氧化，在所述第二伪栅极的顶部形成保护层，所述保护层的材料为氧化硅。3.如权利要求1所述的形成方法，其特征在于，所述氧化的方法为湿氧化工艺。4.如权利要求1所述的形成方法，其特征在于，所述保护层的厚度为10?200埃。5.如权利要求1所述的形成方法，其特征在于，去除所述高于介质层的第一金属层的方法为化学机械研磨。6.如权利要求1所述的形成方法，其特征在于，去除所述第二伪栅极后，在所述介质层中形成第二栅极凹槽，形成所述第二栅极凹槽的步骤之后，还包括在所述第二栅极凹槽处形成第二金属栅极的步骤。7.如权利要求1所述的形成方法，其特征在于，所述第一伪栅极和所述第二伪栅极的特征尺寸都大于2微米时，所述第一区域为NMOS区域且所述第二区域为PMOS区域，或者，所述第一区域为PMOS区域且所述第二区域为NMOS区域。8.如权利要求1所述的形成方法，其特征在于，所述第一伪栅极和所述第二伪栅极中的至少一个的特征尺寸小于或等于2微米时，所述第一区域为PMOS区域，所述第二区域为NMOS区域。9.如权利要求1所述的形成方法，其特征在于，所述第一区域还包括至少一个第三伪栅极，所述第二区域还包括至少一个第四伪栅极。10.如权利要求9所述的形成方法，其特征在于，在所述第二伪栅极顶部形成所述保护层的步骤之后，且在去除第一伪栅极的步骤之前，还包括下列步骤: 在所述第二区域的所述介质层、第四伪栅极和保护层上形成第二掩膜层，所述第二掩膜层的材料为氮化硼或氮化钛； 去除所述高于介质层的第一金属层及保护层的步骤中，还包括去除所述第二掩膜层的CO
【专利摘要】一种半导体器件的形成方法，包括：提供衬底，衬底包括第一区域和第二区域，第一区域与第二区域类型不同，在第一区域形成至少一个第一伪栅极，在第二区域形成至少一个第二伪栅极，第二伪栅极的特征尺寸大于或等于0.1微米；在衬底、第一伪栅极和第二伪栅极上形成介质层，介质层与第一伪栅极顶部、第二伪栅极顶部相平；之后，氧化第二伪栅极的顶部，在第二伪栅极顶部形成保护层；之后，去除第一伪栅极，在介质层中形成第一栅极凹槽；在第一栅极凹槽内填充满第一金属层，并且第一金属层覆盖保护层；去除高于介质层的第一金属层，形成第一金属栅极；之后，去除保护层和第二伪栅极。采用本发明的方法可以提高半导体器件的性能。
【IPC分类】H01L21/28, H01L21/8238
【公开号】CN105097467
【申请号】CN201410206055
【发明人】邵群
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月15日
【公告号】US20150333063