，该第一部分182具体为与该数据线146相对应的条状结构并覆盖该数据线146，该第一部分182还填入该第一通孔172中与该导电连接部162接触实现电连接，由该第一导电层16和该第二导电层18的第一部分182共同形成第一电极，第一电极例如是公共电极。该第二部分184位于对应的像素单元P内且还填入该第二通孔174中与该漏极144接触实现电连接，该第二部分184形成第二电极，第二电极例如像素电极，该第二部分184进一步地例如包括主体部(图未标)和与该主体部相连多个条状部(图未标)，该主体部对应位于该漏极144上方并与该漏极144导电连接，该多个条状部伸入至像素单元P内。可以理解的，该第二导电层18的该第一部分182和该第二部分184均是在第六道光罩制程中制作形成的。
[0040]请参照图3、图5至图7，本发明的该第一部分182填入该第一通孔172中与该导电连接部162接触实现电连接，由该第一导电层16和该第二导电层18的第一部分182共同形成第一电极，即第一电极由位于不同层的该第一导电层16和该第二导电层18的第一部分182共同形成(参图6)。该第二部分184位于对应的像素单元P内且还填入该第二通孔174中与该漏极144接触实现电连接，该第二部分184形成第二电极(参图5)。除了由位于不同层的该第一导电层16与该第二导电层18的第二部分184所形成的电场之外，位于同一层的该第二导电层18的第一部分182与该第二导电层18的第二部分184也形成电场，增强了第一电极与第二电极之间的电场强度，使得光线穿过显示区域的穿透能力变强，有效地提高了薄膜晶体管阵列基板的穿透率，进而使得具有此薄膜晶体管阵列基板的液晶显示装置的具有较高的穿透率。
[0041]进一步地，于对应该数据线146的位置，该第二绝缘保护层15与该第三绝缘保护层17通过该第一缺口 164相接触，且该第二绝缘保护层15与该第三绝缘保护层17位于该数据线146与该第二导电层18的第一部分182之间(参图7)，从而增大了数据线146与该第二导电层18的第一部分182之间的距离，使得该第二导电层18与该数据线146之间的电容减小。也就是说，薄膜晶体管阵列基板100的电极上的总电容减小。基于信号延迟的时间常数τ正比于电极上的总电容和总电阻的乘积，当薄膜晶体管阵列基板100的总电阻基本保持不变，总电容减小时，薄膜晶体管阵列基板100的信号延迟相应的减小，从而有效减小数据线上的信号延迟，改善显示品质。
[0042]如图3、图5至图7所示，利用以上六道光罩制程制作的薄膜晶体管阵列基板100包括衬底基板10、形成于衬底基板10上的第一金属层11、第一绝缘保护层12、半导体层13、第二金属层14、第二绝缘保护层15、第一导电层16、第三绝缘保护层17和第二导电层18。
[0043]该衬底基板10例如是透明玻璃衬底基板。该第一金属层11包括栅极111和扫描线(未图示)。该第一绝缘保护层12形成在该衬底基板10上并覆盖该第一金属层11的栅极111。第一绝缘保护层12例如是栅极绝缘层。该半导体层13形成在该第一绝缘保护层12上并位于该第一金属层11的栅极111上方。本实施例中，该半导体层13包括非晶硅(a-Si)半导体层131与两个n+非晶硅薄层133。该η +非晶硅薄层133位于该非晶硅(a_Si)半导体层131的两端，从而露出中间部分的该非晶硅(a-Si)半导体层131。该第二金属层14形成在该第一绝缘保护层12上。该第二金属层14包括源极142、漏极144和数据线146。源极142和漏极144彼此分隔并分别与半导体层13的n+非晶硅薄层133直接接触而覆盖η +非晶硅薄层133。S卩，中间部分的非晶硅(a-Si)半导体层131从源极142和漏极154之间暴露出来。换句话说，半导体层13的一部分从源极142和漏极154之间暴露出来。本实施例中，源极142与数据线146连接，但并不以此为限。由多条该扫描线和多条该数据线146交叉形成多个像素单元P。该第二绝缘保护层15形成于该第一绝缘保护层12上。该第二绝缘保护层15覆盖该源极142、该漏极144、该数据线146及从该源极142和该漏极144之间暴露出来的部分该半导体层13。该第二绝缘保护层15例如是由氮化硅(SiNx)形成的钝化层(PV，Passivat1n)或者是由有机树脂形成的保护层(OC，Overcoat)。该第一导电层16形成于该第二绝缘保护层15上。该第一导电层16包括横跨该数据线146的导电连接部162。第一导电层16例如是由氧化铟锡(IT0，Indium Tin Oxide)等透明导电材料制成，但并不以此为限。该第一导电层16上还形成第一缺口 164与第二缺口 166。该第一缺口 164对应位于该数据线146的上方并且该第一缺口 164被导电连接部162分隔成上下两部分，以露出下方的该第二绝缘保护层15。该第二缺口 166对应位于薄膜晶体管所在的位置，以露出下方的该第二绝缘保护层15。该第三绝缘保护层17形成于该第一导电层16上。该第三绝缘保护层17还填入该第一缺口 164与该第二缺口 166中，使得该第三绝缘保护层17与该第二绝缘保护层15接触。该第三绝缘保护层17例如是由氮化硅(SiNx)形成的钝化层(PV，Passivat1n)。该第三绝缘保护层17于对应该导电连接部162的位置形成有第一通孔172以露出部分的该导电连接部162，即第一通孔172穿过该第三绝缘保护层17，将下方的该导电连接部162部分地暴露出来。该第三绝缘保护层17和该第二绝缘层15于对应该漏极144的位置形成有第二通孔174以露出部分的该漏极144，即第二通孔174同时穿过该第三绝缘保护层17和该第二绝缘层15，将下方的该漏极144部分地暴露出来。该第二导电层18形成于该第三绝缘保护层17上。该第二导电层18例如是由氧化铟锡(IT0，Indium Tin Oxide)等透明导电材料制成，但并不以此为限。该第二导电层18包括彼此分隔设置的第一部分182和第二部分184，该第一部分182对应位于该数据线146上方并顺延该数据线146设置，该第一部分182具体为与该数据线146相对应的条状结构并覆盖该数据线146，该第一部分182还填入该第一通孔172中与该导电连接部162接触实现电连接，由该第一导电层16和该第二导电层18的第一部分182共同形成第一电极，第一电极例如是公共电极。该第二部分184位于对应的像素单元P内且还填入该第二通孔174中与该漏极144接触实现电连接，该第二部分184形成第二电极，第二电极例如像素电极，该第二部分184进一步地例如包括主体部1841和与该主体部1841相连多个条状部1842，该主体部1841对应位于该漏极144上方并与该漏极144导电连接，该多个条状部1842伸入至像素单元P内。
[0044]本发明的该第一部分182填入该第一通孔172中与该导电连接部162接触实现电连接，由该第一导电层16和该第二导电层18的第一部分182共同形成第一电极，即第一电极由位于不同层的该第一导电层16和该第二导电层18的第一部分182共同形成(参图6)。该第二部分184位于对应的像素单元P内且还填入该第二通孔174中与该漏极144接触实现电连接，该第二部分184形成第二电极(参图5)。除了由位于不同层的该第一导电层16与该第二导电层18的第二部分184所形成的电场之外，位于同一层的该第二导电层18的第一部分182与该第二导电层18的第二部分184也形成电场，增强了第一电极与第二电极之间的电场强度，使得光线穿过显示区域的穿透能力变强，有效地提高了薄膜晶体管阵列基板的穿透率，进而使得具有此薄膜晶体管阵列基板的液晶显示装置的具有较高的穿透率。
[0045]进一步地，于对应该数据线146的位置，该第二绝缘保护层15与该第三绝缘保护层17通过该第一缺口 164相接触，且该第二绝缘保护层15与该第三绝缘保护层17位于该数据线146与该第二导电层18的第一部分182之间(参图7)，从而增大了数据线146与该第二导电层18的第一部分182之间的距离，使得该第二导电层18与该数据线146之间的电容减小。也就是说，薄膜晶体管阵列基板100的电极上的总电容减小。基于信号延迟的时间常数τ正比于电极上的总电容和总电阻的乘积，当薄膜晶体管阵列基板100的总电阻基本保持不变，总电容减小时，薄膜晶体管阵列基板100的信号延迟相应的减小，从而有效减小数据线上的信号延迟，改善显示品质。
[0046]在相同像素区域尺寸(如56.4“!11\169.2 4111)、相同的盒厚(如3.2μπι)及相同的液晶(如MJ131496)的条件下，对具有本发明较佳实施例的薄膜晶体管阵列基板100的液晶显示装置与具