一种阵列基板的制作方法及阵列基板的制作方法
【专利说明】
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种阵列基板的制作方法及阵列基板。
【【背景技术】】
[0002]在LTPS (低温多晶硅)制程中，为制作NMOS或PMOS的通道层，需进行离子植入。然而，现有技术中的离子植入制程是将离子直接打在多晶硅层上，这样容易造成多晶硅层表面缺陷，影响TFT特性。
[0003]故，有必要提出一种新的技术方案，以解决上述离子植入时对多晶硅层的损失的技术问题。
【
【发明内容】
】
[0004]本发明的目的在于提供一种阵列基板的制作方法及阵列基板，旨在解决现有技术中存在的离子植入制程是将离子直接打在多晶硅层上，这样容易造成多晶硅层表面缺陷，影响TFT特性的问题。
[0005]为解决上述问题，本发明的技术方案如下:
[0006]本发明提供了一种阵列基板的制作方法，所述阵列基板的制作方法包括:
[0007]提供一玻璃基板；
[0008]在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片;
[0009]在所述遮光层上方形成缓冲层；
[0010]在所述缓冲层上方形成多晶硅层；
[0011 ] 在所述多晶硅层上方涂覆一绝缘材料；
[0012]使用离子植入机进行离子植入，形成沟道；
[0013]在所述绝缘材料上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
[0014]在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
[0015]在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
[0016]在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
[0017]在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
[0018]优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括:
[0019]在所述多晶硅层上方涂覆一光阻，
[0020]在所述使用离子植入机进行离子植入，形成沟道的步骤之后，还包括:
[0021]去除掉所述光阻。
[0022]优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括:
[0023]在所述多晶娃层上方涂覆一氮化娃层。
[0024]优选的，在所述的阵列基板的制作方法中，在所述多晶硅层上方涂覆一绝缘材料的步骤，包括:
[0025]在所述多晶硅层上方涂覆一氧化硅层。
[0026]优选的，在所述的阵列基板的制作方法中，在所述遮光层上方形成缓冲层的步骤，包括:
[0027]在所述遮光层上方依次形成氮化硅层和氧化硅层。
[0028]优选的，在所述的阵列基板的制作方法中，在所述缓冲层上方形成多晶硅层的步骤，包括:
[0029]在所述缓冲层上形成一非晶硅层；
[0030]对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
[0031]本发明还提供了一种阵列基板，所述阵列基板包括:
[0032]—玻璃基板；
[0033]—遮光层，设置于所述玻璃基板上方，所述遮光层包括遮光片；
[0034]一缓冲层，设置于所述遮光层上方；
[0035]—多晶硅层，设置于所述缓冲层上方；
[0036]—绝缘材料，设置于所述多晶硅层上方；
[0037]—第一金属层，设置于所述绝缘材料上方，所述第一金属层包括栅极；
[0038]—隔离层，设置于所述第一金属层上方，用于隔离所述第一金属层和第二金属层；
[0039]—所述第二金属层，设置于所述隔离层上方，所述第二金属层包括源极和漏极；
[0040]一绝缘层，设置于所述第二金属层上方，用于隔离所述第二金属层和像素电极层；
[0041 ] 一像素电极层，设置于所述绝缘层上方，所述像素电极层包括像素电极。
[0042]优选的，在所述的阵列基板中，所述绝缘材料为氮化硅层。
[0043]优选的，在所述的阵列基板中，所述绝缘材料为氧化硅层。
[0044]优选的，在所述的阵列基板中，所述缓冲层包括:氮化硅层，以及设置于氮化硅层上方的氧化硅层。
[0045]相对现有技术，本发明在形成了多晶硅层后，在所述多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。
[0046]为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
【【附图说明】】
[0047]图1为本发明实施例提供的阵列基板的制作方法的实现流程示意图；
[0048]图2为本发明实施例一提供的阵列基板的制作方法的实现流程示意图；
[0049]图3为本发明实施例二提供的阵列基板的制作方法的实现流程示意图；
[0050]图4为本发明实施例三提供的阵列基板的制作方法的实现流程示意图；
[0051]图5为本发明实施例提供的阵列基板的结构示意图。
【【具体实施方式】】
[0052]本说明书所使用的词语“实施例”意指用作实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为意指“一个或多个”，除非另外指定或从上下文清楚导向单数形式。
[0053]在本发明实施例中，通过在形成了多晶硅层后，在所述多晶硅层上方先涂覆一绝缘材料；接着才使用离子植入机在绝缘材料上方进行离子植入，从而形成沟道；这样便有效避免了在离子植入制程中将离子直接打在多晶硅层上，从而造成多晶硅层表面缺陷，影响TFT特性的问题。本发明有效改善了离子植入制程中对多晶硅层表面的损失。
[0054]请参阅图1，为本发明实施例提供的阵列基板的制作方法的实现流程，其主要包括以下步骤:
[0055]在步骤SlOl中，提供一玻璃基板；
[0056]在步骤S102中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
[0057]在步骤S103中，在所述遮光层上方形成缓冲层；
[0058]在步骤S104中，在所述缓冲层上方形成多晶硅层；
[0059]在步骤S105中，在所述多晶硅层上方涂覆一绝缘材料；
[0060]在步骤S106中，使用离子植入机进行离子植入，形成沟道；
[0061]在步骤S107中，在所述绝缘材料上方沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
[0062]在步骤S108中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
[0063]在步骤S109中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
[0064]在步骤SllO中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
[0065]在步骤Slll中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
[0066]为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
[0067]实施例一
[0068]请参阅图2，为本发明实施例一提供的阵列基板的制作方法的实现流程，其主要包括以下步骤:
[0069]在步骤S201中，提供一玻璃基板；
[0070]在步骤S202中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；[0071 ] 在步骤S203中，在所述遮光层上方形成缓冲层；
[0072]在本发明实施例中，在所述遮光层上方依次形成氮化硅层和氧化硅层，从而得到缓冲层。
[0073]在步骤S204中，在所述缓冲层上方形成多晶硅层；
[0074]在本发明实施例中，在所述缓冲层上形成一非晶硅层；
[0075]对所述非晶硅层进行准分子激光退火操作，形成多晶硅层。
[0076]在步骤S205中，在所述多晶硅层上方涂覆一光阻；
[0077]在本发明实施例中，使用Photo机台在所述多晶硅层上方涂覆一层PR(光阻)。
[0078]在步骤S206中，使用离子植入机进行离子植入，形成沟道；
[0079]在本发明实施例中，所述多晶硅层包括沟道区域、源极区域、和漏极区域，使用离子植入机在沟道区域进行离子植入，形成沟道，在源极区域离子植入高剂量P掺杂，形成N+ ;离子植入低剂量P掺杂，形成N-;在漏极区域离子植入高剂量P掺杂，形成N+ ;离子植入低剂量P掺杂，形成N-。
[0080]在步骤S207中，去除掉所述光阻；
[0081]在本发明实施例中，使用Strip机台将PR剥离。
[0082]在步骤S208中，在所述玻璃基板全表面沉积第一金属层，并对所述第一金属层进行图形化处理以形成栅极；
[0083]在步骤S209中，在所述第一金属层上方形成隔离层，用于隔离所述第一金属层和第二金属层；
[0084]在步骤S210中，在所述隔离层上方沉积第二金属层，并对所述第二金属层进行图形化处理以形成源极和漏极；
[0085]在步骤S211中，在所述第二金属层上方形成绝缘层，用于隔离所述第二金属层和像素电极层；
[0086]在步骤S212中，在所述绝缘层上方沉积像素电极层，并对所述像素电极层进行图形化处理以形成像素电极。
[0087]实施例二
[0088]请参阅图3，为本发明实施例二提供的阵列基板的制作方法的实现流程，其主要包括以下步骤:
[0089]在步骤S301中，提供一玻璃基板；
[0090]在步骤S302中，在所述玻璃基板上方沉积遮光层，并对所述遮光层进行图形化处理以形成遮光片；
[0091 ] 在步骤S303中，在所述遮光层上方形成缓冲层；
[0092]在本发明实施例中，在所述遮光层上方依次形成氮化硅层和氧化硅层，从而得到缓冲层。
[0093]在步骤S304中，在所述缓冲层上方形成多晶硅层；
[009