不以此为限。在其它变化实施例中，像素结构可为具有两个以上的薄膜晶体管的架构例如4T2C架构、2T2C架构、5T1C架构、6T1C架构或其它架构。如图2与图3所示，第一薄膜晶体管T1具有第一栅极G1、第一源极S1、第一漏极D1与第一半导体层11，且第一源极S1与第一漏极D1接触第一半导体层11。第二薄膜晶体管T2具有第二栅极G2、第二源极S2、第二漏极D2与第二半导体层12，且第二源极S2与第二漏极D2接触第二半导体层12。此外，第二栅极G2具有第一侧边A1面对第一栅极G1，以及第二侧边A2远离第一栅极G1。第二栅极G2连接第一源极S1，第二半导体层12具有第一突出部P1与第二突出部P2沿第一方向dl分别突出于第二栅极G2的第一侧边A1与第二侧边A2，其中第一突出部P1的面积实质上(substantially)小于第二突出部P2的面积，且第二半导体层12不与第一半导体层11接触。另外，储存电容Cst具有上电极14、下电极16与夹设于上电极14与下电极16间的绝缘层18，其中上电极14由第二源极S2与部分第二半导体层12所构成、下电极16由部分第二栅极G2所构成，而绝缘层18是作为电容介电层之用。由于上电极14的第二半导体层12较第二源极S2靠近下电极16，因此储存电容Cst的电容值主要是由上电极14的第二半导体层12与下电极16 (第二栅极G2)的重叠面积所决定，而不是上电极14的第二源极S2与下电极16 (第二栅极G2)的重叠面积。第一半导体层11与第二半导体层12的材料较佳可为氧化物半导体例如氧化铟镓锌(indium gallium zinc oxide, IGZO)、氧化铟镓(IGO)、氧化铟锌(ΙΖ0)、氧化铟锡(indium tin oxide, ITO)、氧化钦(titanium oxide, T1)、氧化锌(zinc oxide, ZnO)、氧化铟(indium oxide, InO)、氧化镓(gallium oxide, GaO)、或其它合适的材料，理由在于氧化物半导体的特性相较于一般半导体(例如:非晶硅、多晶硅等等)更接近导体特性，因此作为储存电容Cst的上电极14可具有较佳的导电性。而本发明的第一半导体层11与第二半导体层12的材料较佳以氧化铟镓锌IGZ0)为范例。另外，第一半导体层11与第二半导体层12的材料可不限于氧化物半导体。例如，第一半导体层11与第二半导体层12的材料亦可为例如非晶半导体、多晶半导体、微晶半导体、单晶半导体、奈米晶半导体、有机半导体、或其它合适的半导体材料、或上述半导体材料的组合。绝缘层18的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。此外，绝缘层18更设置于第一薄膜晶体管T1的第一栅极G1与第一半导体层11之间以及设置于第二薄膜晶体管T2的第二栅极G2与第二半导体层12之间，以作为栅极绝缘层之用。
[0063]在本实施例中，第一薄膜晶体管T1的第一半导体层11具有一通道长度L与一通道宽度W，其中通道长度L是第一半导体层11在电流(或电子流)的流动方向上的长度，亦即第一半导体层11在第一源极S1与第一漏极D1之间的长度，而通道宽度W则是第一半导体层11在实质上垂直于通道长度L的方向上的宽度。另外，第二薄膜晶体管T2的第二半导体层12也可利用相同方式定义出通道长度与通道宽度的方向。在本实施例中，第一方向dl与通道宽度W的方向实质上平行。另外，第一薄膜晶体管T1的第一栅极G1连接至一栅极线GL，第一漏极D1是连接至一数据线DL，且第二薄膜晶体管T2的第二漏极D2系连接至一电源线PL。另外，像素结构10还包括一光电转换元件EL例如有机发光二极体元件(如图1所示)与第二薄膜晶体管T2的第二源极S2连接。在本实施例中，第一栅极G1为矩形，其具有两相对应的短边与两相对应的长边，其中一个短边与栅极线GL连接，而另一个短边则面对第二栅极G2。此外，第二薄膜晶体管T2的第二半导体层12的第一突出部P1面对第一栅极G1的另一个短边。也就是说，第一突出部P1最靠近第一栅极G1，而第二突出部P2则最远离第一栅极G1。第一突出部P1具有第一长度L1与第一宽度W1，第二突出部P2具有第二长度L2与第二宽度W2。第一突出部P1的第一宽度W1实质上等于第二突出部P2的第二宽度W2，且第一突出部P1突出于第二栅极G2的第一侧边A1的第一长度L1实质上小于第二突出部P2突出于第二栅极G2的第二侧边A2的第二长度L2。第一突出部P1的第一长度L1较佳须大于第二半导体层12的对位误差。举例而言，在本实施例中，第一长度L1实质上介于1微米与5微米之间，较佳实质上介于1微米与3微米之间，且更佳实质上为2微米。或者，第一长度L1实质上介于2微米与5微米之间，但不以此为限。另外，第二长度L2实质上介于1微米与5微米之间，但不以此为限，且第二长度L2实质上大于第一长度Llo另外，在垂直于第一方向dl的第二方向d2上，第二栅极G2突出于第二半导体层12的两相对侧，且第二栅极G2突出于第二半导体层12的长度较佳是大于第二半导体层12的对位误差。
[0064]在本实施例中，第一栅极G1、第二栅极G2与数据线DL是由同一层图案化导电层例如第一金属层(Ml)所构成，第一源极S1、第一漏极D1、第二源极S2、第二漏极D2、栅极线GL与电源线PL是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，第一栅极G1、第二栅极G2、栅极线GL与电源线PL可由同一层图案化导电层例如第一金属层(Ml)所构成，而第一源极S1、第一漏极D1、第二源极S2、第二漏极D2与数据线DL可由另一层图案化导电层例如第二金属层(M2)所构成。此外，第一薄膜晶体管T1、第二薄膜晶体管T2与储存电容Cst皆还包括一介电层20，设置于第一薄膜晶体管T1的绝缘层18上、于第二薄膜晶体管T2的绝缘层18上以及于储存电容Cst的绝缘层18上。介电层20会覆盖第一半导体层11与第二半导体层12，用来避免第一半导体层11与第二半导体层12在蚀刻第一源极S1、第一漏极D1、第二源极S2、第二漏极D2时受损。介电层20的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。介电层20具有多个个开口 201，202，203，204，205，206，207。开口 201，202分别暴露出第一薄膜晶体管T1的部分第一半导体层11，以使得第一源极S1与第一漏极D1分别经由开口 201，202与第一半导体层11接触；开口 203，204分别暴露出第二薄膜晶体管T2的部分第二半导体层12与储存电容Cst的部分第二半导体层12，以使得第二源极S2与第二漏极D2经由开口 203，204与第二半导体层12接触；开口 205更贯穿绝缘层18而暴露出数据线DL,以使得第一漏极Dl经由开口 205与数据线DL接触；开口 206更贯穿绝缘层18而暴露部分第二栅极G2，以使得第一源极S1经由开口 206与第二栅极G2接触；以及开口 207更贯穿绝缘层18而暴露出第一栅极G1，以使得栅极线GL经由开口 207(图3未示)与第一栅极G1接触。
[0065]如图1所示，在像素结构10中，光电转换元件EL的亮度主要是取决于流过第二薄膜晶体管T2的电流Id，而电流Id主要又取决于第二薄膜晶体管T2的第二栅极G2与第一薄膜晶体管T1的第一源极S1之间的压差(Vgs)。因此，当储存电容Cst的电容值(亦即第二栅极G2与第一源极S1之间的电容值)改变时，将会影响第二栅极G2与第一源极S1之间的压差(Vgs)，进而再影响流过第二薄膜晶体管T2的电流Id，如此一来即会影响到光电转换元件EL的亮度。换言之，为了使所有的光电转换元件EL可提供一致具稳定的亮度，必须维持储存电容Cst的电容值。在本实施例中，第二半导体层12的第一突出部P1与第二突出部P2作为电容补偿结构，其沿第一方向dl分别突出于第二栅极G2的第一侧边A1与第二侧边A2，且第一突出部P1的第一长度L1与第二突出部P2的第二长度L2均大于第二半导体层12的对位误差。藉此，即使第二半导体层12因为工艺的对位误差而在第一方向dl产生偏移，第二半导体层12与第二栅极G2的重叠面积仍可维持恒定。此外，在第二方向d2上，第二栅极G2突出于第二半导体层12的两相对侧，且第二栅极G2突出于第二半导体层12的长度大于第二半导体层12的对位误差。藉此，即使第二半导体层12因为工艺的对位误差而在第二方向d2产生偏移，第二半导体层12与第二栅极G2的重叠面积仍可维持恒定。此外，由于用来连接第二漏极D2与第二半导体层12的开口 204位于第二突出部P2的位置，因此第二突出部P2的第二长度L2较佳应大于开口 204的尺寸。
[0066]请参考图4与图5。图4是本发明的第二实施例的薄膜晶体管的上视示意图，而图5为图4的薄膜晶体管沿剖线C-C’所绘示的剖面示意图。如图4与图5所示，本实施例的薄膜晶体管40包括一栅极G、一电容补偿结构Cp、一半导体层42、一介电层44 (图4未示)、一漏极S、一源极D与一绝缘层46 (图4未示)。栅极G设置于一基板4上且电性连接至一栅极线GL。绝缘层46设置于基板4上并覆盖栅极G与数据线DL。电容补偿结构Cp设置于基板4上，且电容补偿结构Cp电性连接至栅极G，其中电容补偿结构Cp具有一第一侧边A1面对栅极G以及一第二侧边A2远离栅极G。半导体层42设置于基板4上且覆盖部分栅极G，其中半导体层42至少延