半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]随着半导体技术的不断发展，半导体器件的尺寸不断缩小。随着半导体器件的尺寸缩小，MOS晶体管的接触电阻对于MOS晶体管以及整个半导体芯片的性能影响越来越大。为了提高半导体芯片的性能，需要降低MOS晶体管的接触电阻。而MOS晶体管的接触电阻中，由于源极、漏极的面积较小，与金属插塞之间的接触电阻较大，对MOS晶体管的性能影响较大，使得半导体器件的运行速度大大下降。
[0003]自对准硅化物的形成工艺在源极和漏极表面形成金属硅化物可以有效的降低源极、漏极与金属插塞之间的接触电阻。现有技术中自对准硅化物的形成工艺主要是通过蒸发或者溅射工艺在多晶硅表面形成金属层；然后进行退火处理，金属与衬底材料反应生成金属娃化物；然后去除未反应金属层。
[0004]随着半导体器件尺寸的进一步缩小，晶体管的接触电阻对半导体器件性能的影响更加显著。由于晶体管的源极、漏极与金属硅化物之间的接触电阻占晶体管的接触电阻的主要部分，所以，需要进一步降低源极、漏极与金属硅化物层之间的接触电阻，以降低晶体管的接触电阻。
【发明内容】
[0005]本发明解决的问题是提供一种半导体结构的形成方法，降低晶体管的接触电阻。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述半导体衬底上形成有覆盖部分第一区域的第一栅极结构、覆盖部分第二区域的第二栅极结构；在第一栅极结构两侧的第一区域内形成第一凹槽；在所述第一凹槽内形成第一应力层和位于所述第一应力层表面的第一凸起应力层，采用原位掺杂工艺使第一凸起应力层内具有第一掺杂离子；在所述第二栅极结构两侧的第二区域内形成第二凹槽；在所述第二凹槽内形成第二应力层和位于所述第二应力层表面的第二凸起应力层，采用原位掺杂工艺使所述第二凸起应力层内具有第二掺杂离子；在所述第一凸起应力层和第二凸起应力层表面形成金属层；进行退火处理，使所述金属层与第一凸起应力层和第二凸起应力层发生反应，在第一凸起应力层表面形成第一金属半导体化合物层，在第二凸起应力层表面形成第二金属半导体化合物层。
[0007]可选的，所述第一掺杂离子为Al或In。
[0008]可选的，所述第二掺杂离子为Al、Se、Sb或Te。
[0009]可选的，所述第一掺杂离子的掺杂浓度为lE15cm3?lE17cm3，所述第二掺杂离子的惨杂浓度为lE15cm 3?lE17cm 3。
[0010]可选的，所述第二掺杂离子的掺杂深度小于第一掺杂离子的掺杂深度。
[0011]可选的，形成第一金属半导体化合物层和第二金属半导体化合物层之后，部分第一掺杂离子位于第一金属半导体化合物层内，部分第一掺杂离子位于所述第一金属半导体化合物层下方的第一凸起应力层内；第二掺杂离子完全位于第二金属半导体化合物层内。
[0012]可选的，形成所述第一凹槽、第一应力层和第一凸起应力层的方法包括:在形成所述第一凹槽之前，形成覆盖第二区域和第一栅极结构的第一掩膜层；然后以所述第一掩膜层为掩膜，刻蚀第一栅极结构两侧的第一区域，形成所述第一凹槽；采用选择性沉积工艺形成填充满第一凹槽的第一应力层；采用选择性沉积工艺在第一应力层表面形成第一凸起应力层，并且在沉积过程中通入具有第一掺杂离子的掺杂气体，使第一凸起应力层内掺杂有第一掺杂离子。
[0013]可选的，所述第一凹槽的形成方法包括:对第一栅极结构两侧的第一区域进行干法刻蚀，形成开口之后，沿所述开口进行各向异性湿法刻蚀，形成第一凹槽，所述第一凹槽具有Σ形侧壁。
[0014]可选的，所述第一应力层和第一凸起应力层的材料为SiGe。
[0015]可选的，形成所述第二凹槽、第二应力层和第二凸起应力层的方法包括:在形成所述第二凹槽之前，形成覆盖第一区域和第二栅极结构的第二掩膜层；然后以所述第二掩膜层为掩膜，刻蚀第二栅极结构两侧的第二区域，形成所述第二凹槽；采用选择性沉积工艺形成填充满第二凹槽的第二应力层；采用选择性沉积工艺在第二应力层表面形成第二凸起应力层，并且在沉积过程中通入具有第二掺杂离子的掺杂气体，使第二凸起应力层内掺杂有第二掺杂离子。
[0016]可选的，采用干法刻蚀工艺刻蚀第二栅极结构两侧的第二区域，形成所述第二凹槽。
[0017]可选的，所述第二掺杂离子的掺杂深度小于第二凸起应力层的厚度。
[0018]可选的，采用选择性外延工艺形成部分厚度的第二凸起应力层之后，再通入具有第二掺杂离子的掺杂气体，使第二凸起应力层内掺杂第二掺杂离子。
[0019]可选的，所述第二应力层和第二凸起应力层的材料为SiC或Si。
[0020]可选的，在形成所述第一凹槽和第二凹槽之前，对所述第一栅极结构两侧的第一区域进行轻第一掺杂离子注入和第一口袋离子注入；对所述第二栅极结构两侧的第二区域进行第二轻掺杂离子注入和第二口袋离子注入。
[0021]可选的，所述第一应力层和第一凸起应力层内还具有P型掺杂离子。
[0022]可选的，所述第二应力层和第二凸起应力层内还具有N型掺杂离子。
[0023]可选的，所述金属层的材料为T1、Al、La、Zn或Ni。
[0024]可选的，所述退火处理的退火温度为250°C?800°C，退火时间为30s?90s。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明的技术方案中，提供半导体衬底，所述半导体衬底具有第一区域和第二区域，第一区域上形成有第一栅极结构，第二区域上形成有第二栅极结构；在第一栅极结构两侧的第一区域内形成第一凹槽，并且在第一凹槽内形成第一应力层，在第一应力层表面形成第一凸起应力层，且通过原位掺杂工艺使第一凸起应力层内掺杂第一掺杂离子；在第二栅极结构两侧的第二区域内形成第二凹槽，并且在第二凹槽内形成第二应力层，在第二应力层表面形成第二凸起应力层，且通过原位掺杂工艺使第二凸起应力层内掺杂第二掺杂离子；然后在所述第一凸起应力层和第二凸起应力层表面分别形成第一金属半导体化合物层和第二金属半导体化合物层。由于所述第一掺杂离子能够降低第一金属半导体化合物层与第一凸起应力层之间的肖特基势垒，所述第二掺杂离子能够降低第二金属半导体化合物层与第二凸起应力层之间的肖特基势垒，所以，上述方法可以降低第一凸起应力层与第一金属半导体化合物层之间的接触电阻、以及第二凸起应力层与第二金属半导体化合物层之间的接触电阻，提高所述半导体结构的性能。并且，本发明的技术方案采用原位掺杂工艺在所述第一凸起应力层内掺杂第一掺杂离子，在第二凸起应力层内掺杂第二掺杂离子，可以避免对第一凸起应力层和第二凸起应力层内造成晶格损伤，从而可以提高形成的第一凸起应力层与第一金属半导体化合物之间的界面质量，以及第二凸起应力层与第二金属半导体化合物之间的界面质量，进一步降低第一凸起应力层与第一金属半导体化合物层之间的接触电阻，以及第二凸起应力层与第二金属半导体化合物层之间的接触电阻，且不需要增加额外的掩膜，可以节约工艺成本。
[0027]进一步，形成第一金属半导体化合物层和第二金属半导体化合物层之后，部分第一掺杂离子位于第一金属半导体化合物层内，部分第一掺杂离子位于所述第一金属半导体化合物层下方的第一凸起应力层内，所述第一掺杂离子为Al或In，可以增加第一凸起应力层和第一应力层内的受主浓度，在第一凸起应力层表面形成势阱，所述第一金属半导体化合物层内的电子向所述第一凸起应力层内迁移，使得第一凸起应力层一侧电子聚集，第一金属半导体化合物层一侧空穴增加，在第一金属半导体化合物层与第一凸起应力层界面上产生较强的电场，使得两者之间的肖特基势垒宽度下降，使得第一凸起应力层内的载流子容易隧穿进入所述第一金属化合物半导体层内，降低所述第一金属半导体化合物层与第一凸起应力层之间的肖特基势垒，从而降低第一凸起应力层与第一金属半导体化合物层之间的接触电阻。
[0028]进一步，所述第二掺杂离子完全位于所述第二金属半导体化合物层内，所述第二掺杂离子为Al、Se、Sb或Te，所述第二掺杂离子能够降低所述第二金属半导体化合物层的功函数，从而降