可携式装置及其集成电路的封装结构、封装体与封装方法
【技术领域】
[0001]本发明与集成电路的封装有关，特别是关于一种可携式装置及其集成电路的封装结构、封装体与封装方法。
【背景技术】
[0002]近年来，随着科技不断创新与发展，各式各样的可携式装置，例如智能型手机、笔记型电脑、平板电脑、甚至是智能型手表或眼镜等穿戴式电子装置，已广泛地应用于一般消费者的生活中。
[0003]然而，由于消费者对于可携式装置的要求愈来愈高，不仅希望可携式装置能够提供更多功能，同时还希望其体积能更轻薄短小，因此，若可携式装置中的具有超小尺寸的集成电路芯片仍采用传统的封装方式，势必无法满足缩减空间的要求，且将集成电路芯片承载于载板及/或印刷电路板上时容易出现空焊(solder empty)等现象,导致产品组装良率不佳。
【发明内容】
[0004]有鉴于此，本发明提供一种可携式装置及其集成电路的封装结构、封装体与封装方法，由此解决现有技术所述及的问题。
[0005]根据本发明的一较佳具体实施例为一种集成电路的封装体(Packaging Object)。于此实施例中，集成电路的封装体包括晶粒(Die)与冶金层。晶粒具有接触部、切割边界保留部与密封环(Seal Ring)。密封环位于接触部与切割边界保留部之间。冶金层设置于接触部上且至少部分设置于密封环之上。
[0006]在本发明的一实施例中，切割边界保留部具有预设宽度，且冶金层至少部分设置于切割边界保留部之上。
[0007]在本发明的一实施例中，预设宽度为10微米(μ m)。
[0008]在本发明的一实施例中，冶金层的外侧边缘与切割边界保留部的外侧边缘之间的距离介于O至54微米(μ m)之间。
[0009]在本发明的一实施例中，冶金层包括可焊层，可焊层可被涂布锡膏，以耦接载板上的焊垫。
[0010]根据本发明的另一较佳具体实施例为一种集成电路的封装结构。于此实施例中，集成电路的封装结构包括集成电路的封装体与载板。集成电路的封装体包括晶粒与冶金层。晶粒具有接触部、切割边界保留部与密封环。密封环位于接触部与切割边界保留部之间。冶金层设置于接触部上且至少部分设置于密封环之上。冶金层包括涂布有锡膏的可焊层。载板包括焊垫。焊垫耦接涂布有锡膏的可焊层。
[0011]在本发明的一实施例中，切割边界保留部具有预设宽度，且冶金层至少部分设置于切割边界保留部之上。
[0012]在本发明的一实施例中，预设宽度为10微米(μπι)。
[0013]在本发明的一实施例中，冶金层的外侧边缘与切割边界保留部的外侧边缘之间的距离介于O至54微米(μ m)之间。
[0014]在本发明的一实施例中，焊垫的面积大于涂布有锡膏的可焊层的面积。
[0015]根据本发明的另一较佳具体实施例为一种可携式装置。于此实施例中，可携式装置包括电路板与集成电路的封装体。集成电路的封装体包括晶粒与冶金层。晶粒具有接触部、切割边界保留部与密封环。密封环位于接触部与切割边界保留部之间。冶金层设置于接触部上且冶金层至少部分设置于密封环之上。冶金层包括涂布有锡膏的可焊层。载板设置有焊垫。集成电路的封装体通过涂布有锡膏的可焊层耦接电路板。
[0016]在本发明的一实施例中，切割边界保留部具有预设宽度，且冶金层至少部分设置于切割边界保留部之上。
[0017]在本发明的一实施例中，预设宽度为10微米(μπι)。
[0018]在本发明的一实施例中，冶金层的外侧边缘与切割边界保留部的外侧边缘之间的距离介于O至54微米(μ m)之间。
[0019]根据本发明的另一较佳具体实施例为一种集成电路的封装方法。于此实施例中，集成电路的封装方法包括下列步骤:(a)提供一晶粒，晶粒具有接触部、切割边界保留部与密封环，密封环位于接触部与切割边界保留部之间；以及(b)设置冶金层于晶粒的接触部上，其中冶金层至少部分设置于密封环之上。
[0020]在本发明的一实施例中，切割边界保留部具有预设宽度，且冶金层至少部分设置于切割边界保留部之上。
[0021]在本发明的一实施例中，预设宽度为10微米(μπι)。
[0022]在本发明的一实施例中，冶金层的外侧边缘与切割边界保留部的外侧边缘之间的距离介于O至54微米(μ m)之间。
[0023]相较于现有技术，根据本发明所公开的可携式装置及其集成电路的封装结构、封装体与封装方法是通过在集成电路的晶粒中将至少部分的冶金层(Metallurgy Layer)设置于密封环之上及/或设置于切割边界保留部之上，使得冶金层的外侧边缘与切割边界保留部的外侧边缘之间的距离能比现有工艺中所能达到的最小距离更加缩减，进而实现超小尺寸的集成电路的封装结构，故能广泛应用于任何需要体积轻薄短小的可携式装置，例如智能型手表或眼镜等穿戴式电子装置，具有相当庞大的市场发展潜力。
[0024]关于本发明的优点与精神可以通过以下的发明【具体实施方式】与附图得到进一步的了解。
【附图说明】
[0025]图1为晶圆完成品包括多个晶粒的示意图。
[0026]图2A与图2B分别为根据本发明的一实施例之从晶圆完成品切割出的晶粒的俯视图与侧视图。
[0027]图2C为图2B中的冶金层的放大图。
[0028]图3A与图3B分别为载板的俯视图与侧视图。
[0029]图4A与图4B为晶粒上的焊垫与载板上的焊垫通过回焊方式形成电性连接的示意图。
[0030]图5A为晶粒上至少有部分的冶金层位于密封环之上的俯视图。
[0031]图5B为晶粒上至少有部分的冶金层位于切割边界保留部之上的俯视图。
[0032]图6为图5A中的晶圆完成品的一部分切割为晶粒后沿AA’的首I]面图。
[0033]图7为根据本发明的另一实施例的封装方法的流程图。
[0034]主要元件符号说明:
[0035]1:晶圆完成品
[0036]10 ?I2:晶粒
[0037]13:晶圆完成品的一部分
[0038]CL:切割线
[0039]100、110、120:接触部
[0040]102、112、122:晶粒边界
[0041]104、114、124:密封环
[0042]106:有效电路边界
[0043]108、118、128:切割边界保留部
[0044]20:载板
[0045]Ρ1、ΡΓ:冶金层
[0046]Ρ2:焊垫
[0047]PL:钝化层
[0048]AL:粘附层
[0049]BL:障碍层
[0050]SL:可焊层
[0051]0RL:保护层
[0052]ST:切割道
[0053]AA’:剖面
[0054]d0 ?d2:距离
[0055]SlO?S20:流程步骤
【具体实施方式】
[0056]现在将详细参考本发明的示范性实施例，并在附图中说明所述示范性实施例的实例。另外，在图式与实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。在下述诸实施例中，当元件被指为“连接”或“耦接”至另一元件时，其可为直接连接或耦接至另一元件，或可能存在介于其间的元件或特定材料(例如:胶体或焊料)。
[0057]根据本发明的一较佳具体实施例为一种集成电路的封装结构。于此实施例中，集成电路的封装结构包括集成电路的封装体与载板。上述集成电路的封装体包括由晶圆完成品(Finished Wafer)切割出来的晶粒，晶粒具有集成电路。载板用以承载封装该晶粒的封装体，但不以此为限。在本发明的一实施例中，上述晶粒中的集成电路可以是功率型金属氧化物半导体场效应晶体(Power M0SFET)、稳压器(LDO)或其他低接脚数的集成电路，但上述集成电路不以此为限。
[0058]需说明的是，上述载板通常可称为IC基板或IC载板，主要功能为承载晶粒做为载体之用，并以载板的内部线路连接晶粒与印刷电路板(PCB)之间的信号，主要为保护电路、固定线路与导散余热，为封装工艺中的关键零件。于实际应用中，上述载板的材质可视实际需求采用印刷电路板、陶瓷载板、塑胶载板、金属载板或卷带载板，并无特定的限制。
[0059]请参照图1,图1为晶圆完成品包括多个晶粒的示意图。如图1所示，晶圆完成品(Finished Wafer) I包括有多个晶粒(Dies) 10，该些晶粒10上