半导体结构及其制造方法
【技术领域】
[0001]本发明涉及一种半导体结构，更具体地，涉及一种浅沟槽隔离(STI)的结构。
【背景技术】
[0002]纵观集成电路(1C)发展的重大趋势是1C部件的小型化。随着尺寸减小，性能需求变得更加严格。同时，随着器件的尺寸不断地缩小，沟道区也不断地缩小。对于金属氧化物半导体场效应晶体管(M0SFET)，通常通过急剧缩小沟道区的长度来满足增加的性能需求。半导体工业的目标是继续缩小尺寸并且同时提高单个FET的速度。为实现这些目标，开发了鳍式FET(FinFET)或多栅极晶体管，其中FinFET不仅提高了面密度和电流性能，而且提高了沟道的栅极控制。
[0003]然而，半导体1C的减小的几何结构的一个挑战是在半导体衬底中或半导体衬底上的不需要的残留物的形成。在浅沟槽隔离(STI)的形成期间，因为较窄的线宽，所以在微间距区难以限定有源区。此外，STI的沟槽可能遭受不同间距区之间的严重的微负载效应。需要去除残留物的方法或轮廓。
【发明内容】
[0004]为了解决现有技术中存在的问题，本发明提供了一种半导体结构，包括:半导体衬底；以及浅沟槽隔离(STI)，所述浅沟槽隔离包括与所述半导体衬底相连接的侧壁，其中，所述STI从所述半导体衬底的底部突出，并且所述STI包括:底面，与所述半导体衬底的所述底部接触；顶面，与所述底面相对，其中，所述底面的宽度大于所述顶面的宽度。
[0005]在上述半导体结构中，其中，所述STI的宽度从所述顶面到所述底面逐渐变大。
[0006]在上述半导体结构中，其中，所述STI的宽度从所述顶面到所述底面逐渐变大。其中，所述STI的侧壁是斜面。
[0007]在上述半导体结构中，其中，所述STI的宽度从所述顶面到所述底面逐渐变大。其中，所述STI的侧壁是曲面。
[0008]在上述半导体结构中，其中，所述侧壁包括转折点，在所述转折点处，所述STI被分成上部和下部，所述上部包括恒定的宽度，并且所述下部的宽度从所述转折点到所述底面变大。
[0009]在上述半导体结构中，其中，所述侧壁包括转折点，在所述转折点处，所述STI被分成上部和下部，所述上部包括恒定的宽度，并且所述下部的宽度从所述转折点到所述底面变大。其中，所述下部的侧壁是斜面。
[0010]在上述半导体结构中，其中，所述侧壁包括转折点，在所述转折点处，所述STI被分成上部和下部，所述上部包括恒定的宽度，并且所述下部的宽度从所述转折点到所述底面变大。其中，所述下部的侧壁是曲面。
[0011]在上述半导体结构中，其中，所述侧壁包括转折点，在所述转折点处，所述STI被分成上部和下部，在所述转折点处的宽度大于所述顶面的宽度，并且所述底面的宽度大于所述转折点处的宽度。
[0012]在上述半导体结构中，其中，所述侧壁包括与所述底面邻近的突出物。
[0013]在上述半导体结构中，其中，所述侧壁包括至少两个转折点，在每个所述转折点处，所述STI包括不同的宽度。
[0014]在上述半导体结构中，其中，所述半导体衬底进一步包括与所述STI的侧壁相连接的鳍结构，所述鳍结构进一步包括:顶面，包括宽度，其中，所述顶面高于所述STI的顶面；以及底宽，在所述半导体衬底的底部的水平位置处，其中，所述顶面的宽度大于所述底宽。
[0015]在上述半导体结构中，其中，所述半导体衬底进一步包括与所述STI的侧壁相连接的鳍结构，所述鳍结构进一步包括:顶面，包括宽度，其中，所述顶面高于所述STI的顶面；以及底宽，在所述半导体衬底的底部的水平位置处，其中，所述顶面的宽度大于所述底宽。其中，所述半导体结构进一步包括:栅极介电层，位于所述鳍结构的所述顶面和侧壁上；以及栅电极，位于所述栅极介电层上方。
[0016]根据本发明的另一方面，提供了一种半导体结构，包括:半导体衬底，包括第一区和第二区，其中，所述第一区包括有源区的微间距，并且所述第二区包括有源区的大间距；第一浅沟槽隔离(STI)，位于所述第一区中，包括与所述半导体衬底相连接的侧壁，其中，所述第一 STI从所述半导体衬底的底部突出，并且所述第一 STI包括:底面，与所述半导体衬底的底部接触；顶面，与所述底面相对，其中，所述底面的宽度大于所述顶面的宽度；以及第二浅沟槽隔离(STI)，位于所述第二区中，包括与所述半导体衬底相连接的侧壁，其中，所述第二 STI从所述半导体衬底的底部突出，并且所述第二 STI包括:底面，与所述半导体衬底的所述底部接触；顶面，与所述底面相对，其中，所述底面的宽度大于所述顶面的宽度。
[0017]在上述半导体结构中，其中，所述第一 STI的侧壁包括转折点，在所述转折点处，所述第一 STI被分成上部和下部，所述上部包括恒定的宽度，并且所述下部的宽度从所述转折点到所述第一 STI的底面变大。
[0018]在上述半导体结构中，其中，所述第二 STI的侧壁包括转折点，在所述转折点处，所述第二 STI被分成上部和下部，所述上部包括恒定的宽度，并且所述下部的宽度从所述转折点到所述第二 STI的底面变大。
[0019]在上述半导体结构中，其中，所述第二 STI的顶面的宽度大于所述第一 STI的顶面的宽度。
[0020]在上述半导体结构中，其中，所述第一 STI的底面基本上与所述第二 STI的底面的水平位置相同。
[0021 ] 在上述半导体结构中，其中，所述半导体结构进一步包括:栅极结构，位于所述半导体衬底、所述第一 STI和所述第二 STI上，其中，所述栅极结构从所述第一区延伸到所述第二区。
[0022]根据本发明的又一方面，提供了一种制造半导体结构的方法，包括:在半导体衬底上形成焊盘氧化物层；在所述焊盘氧化物层上形成掩模层；在所述掩模层上形成图案化的光刻胶层，其中，所述图案化的光刻胶层包括暴露所述掩模层的部分的开口 ；穿过所述图案化的光刻胶层的开口对所述掩模层和所述焊盘氧化物层实施第一蚀刻，从而形成所述焊盘氧化物层的开口 ；穿过所述焊盘氧化物层的所述开口对所述半导体衬底实施第二蚀刻，从而形成沟槽；以及穿过所述沟槽对所述半导体衬底实施第三蚀刻，从而侵蚀所述沟槽的底部。
[0023]在上述方法中，其中，所述方法进一步包括:在所述沟槽中形成介电层；去除所述掩模层；以及使所述介电层凹进。
【附图说明】
[0024]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0025]图1A至图1C是根据本发明的一些实施例示出STI轮廓的截面图。
[0026]图2A至图2C是根据本发明的一些实施例示出STI轮廓的截面图。
[0027]图3A至图3C是根据本发明的一些实施例示出STI轮廓的截面图。
[0028]图4是根据本发明的一些实施例示出STI轮廓的截面图。
[0029]图5是根据本发明的一些实施例示出图4的结构的立体图。
[0030]图6是根据本发明的一些实施例示出图4的结构的立体图。
[0031]图7是根据本发明的一些实施例示出STI轮廓的立体图。
[0032]图8A至图8H示出了根据本发明的一些实施例制造图4的结构的方法。
【具体实施方式】
[0033]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0034]而且，为易于描述，本文可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、
“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作出相应的解释
[0035]本文中所使用的术语“晶圆”和“衬底”应被理解为包括娃、绝缘体上硅(SOI)技术、蓝宝石上娃(S0S)技术、掺杂和未掺杂半导体、由基底半导体基础支撑的娃的外延层、和其他半导体结构。此外，当以下描述参考“晶圆”或“衬底”时，可以使用前处理步骤以形成位于基底半导体结构或基础中或上方的区域、结或材料层。此外，半导体不需要是硅基，但可以基于硅锗、锗、砷化镓或其他半导体结构。
[0036]本文中所使用的术语“隔离”指的是用于隔离器件的氧化物结构或介电结构。存在两种典型的形成工艺，一种是硅的局部氧化(L0C0S)，而另一种是浅沟槽隔离(STI)。
[0037]本文中所使用的术语“沉积”和“沉淀”指的是使用所要沉积的材料的汽相、材料的前体、和电化学反应或溅射/反应溅射在衬底上沉积材料的操作。使用材料的汽相的沉积包括诸如但不限于化学汽相沉积(CVD)和物理汽相沉积(PVD)的任何操作。汽相沉积方法的实例包括热丝CVD、射频CVD、激光CVD(LCVD)、共形金刚石涂布操作、金属有机CVD (MOCVD)、热蒸发PVD、电离金属PVD (IMPVD)、电子束PVD (EBPVD)、反应PVD、原子层沉积(ALD)、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDPCVD)、低压CVD(LPCVD)等。使用电化学反应的沉积的实例包括电镀、化学镀等。沉积的其他实例包括脉冲激光沉积(PLD)和