STI结构150的侧壁变化。具有宽度W2的STI结构150提供较高的掺杂阱薄层电阻。
[0049]图4是根据本发明的一些实施例示出STI轮廓的截面图。结构110包括半导体衬底10、第一浅沟槽隔离(STI) 160和第二浅沟槽隔离(STI) 170，其中第一 STI 160位于第一区161中，而第二 STI 170位于半导体衬底10的第二区171中。而且，半导体衬底10包括鳍结构44、45、46和47，鳍结构44、45、46和47分别从半导体衬底10的下部13和14突出。鳍结构44和45位于第一区161中，而鳍结构46和47位于第二区171中。鳍结构44和45之间具有距离D1，而鳍结构46和47之间具有距离D2。距离D1小于距离D2，其中第一区161指的是微间距区，而第二区171指的是大间距区。第一 STI 160包括侧壁162、底面163和与底面163相对的顶面164。侧壁162与鳍结构44和45相连接，其中第一 STI 160插入鳍结构44和45之间。底面163接触半导体衬底10的底部13，其中第一 STI 160从底部13垂直地突出。具体地，底面163的宽度W2大于顶面164的宽度W1。第一 STI 160的侧壁162包括转折点164，在转折点164处第一 STI 160被分为上部165和下部166，其中下部166是斜面。上部165包括与距离D1相等的恒定的宽度W1。下部166的宽度从转折点164到底面163增大。鳍结构45包括具有宽度W3的顶面48，并且包括在半导体衬底10的底部13的水平位置处的底宽W4，其中宽度W3大于底宽W4。
[0050]类似地，第二 STI 170包括侧壁172、底面173和与底面173相对的顶面174。侧壁172与鳍结构46和47相连接，其中第二 STI 170插入鳍结构46和47之间。底面173接触半导体衬底10的底部14，其中第二 STI 170从下部14垂直地突出。具体地，底面173的宽度W6大于顶面174的宽度W5。第二 STI 170的侧壁172包括转折点174，在转折点174处第二 STI 170被分为上部175和下部176，其中下部176是斜面。上部175包括与距离D2相等的恒定的宽度W5。下部176的宽度从转折点174到底面173增大。鳍结构47包括具有宽度W7的顶面49，并且包括在半导体衬底10的底部14的水平位置处的底宽W8，其中宽度W7大于底宽W8。因为第一 STI 160和第二 STI 170邻近底部13和14横向地生长而不是垂直地生长，所以第二 STI 170将不会垂直地变深，从而使得可以减轻第一区161和第二区171之间的微负载效应。微负载效应减轻，因此第一 STI 160的底面163基本上与第二STI 170的底面173的水平位置相同。也就是说，底部13具有与底部14相同的水平位置。此外，更大的宽度W2和宽度W6将补偿薄层电阻以获得近似恒定的值。同样地，第一区161和第二区171中的阱薄层电阻值将等于开始时设定的目标值。阱薄层电阻或电性质将不会在不同的间距区改变和转变，以便能够提高器件的电流性能。
[0051]图5是根据本发明的一些实施例示出图4的结构110的立体图。第一 STI 160和第二 STI 170实际上是条状结构并且向184方向平行地延伸。宽度W1小于宽度W5，其中第一区161指的是微间距区，而第二区171指的是大间距区。而且，第一 STI 160将鳍结构44和45分隔开。第二 STI 170将鳍结构46和47分隔开以限定Fin-FET的有源区。每个鳍结构均通过STI结构隔离，其中每个鳍结构均平行于每个STI结构；例如，第一 STI 160平行于鳍结构44。顶面164低于顶面48 ;而且顶面174低于顶面49，其中顶面48具有与顶面49相同的水平位置。
[0052]图6是根据本发明的一些实施例示出图4的结构110的立体图。栅极结构186设置在半导体衬底10、第一 STI 160和第二 STI 170上方。栅极结构186包括栅极介电层181和栅电极183。栅极介电层181设置在鳍结构的顶面和侧壁上；例如，栅极介电层181设置在鳍结构45的顶面48和侧壁182上。也就是说，栅极介电层181与位于顶面164或174的水平位置之上的每个鳍结构共形。而且，栅电极183设置在栅极介电层181和STI结构(诸如第一 STI 160和第二 STI 170)上方。栅电极183的方向185正交于STI结构或鳍结构的方向184。同样地，栅极结构186从第一区161延伸到第二区171。栅极结构186能够控制第一区161和第二区171中的鳍结构44、45、46和47的开关切换和电流性能。
[0053]图7是根据本发明的一些实施例示出STI轮廓的立体图。半导体衬底10包括鳍结构203和鳍结构205，其中鳍结构203和205从半导体衬底10的底部210突出。鳍结构203与鳍结构205相距距离D3，其中鳍结构203和205在同一直线上。具体地，鳍结构203的短边206面向鳍结构205的短边207。STI结构180设置在半导体衬底10上。而且，STI结构180包括侧壁182、底面183和与底面183相对的顶面184。侧壁182与鳍结构203和205相连接，其中STI结构180插入鳍结构203和205之间。底面183接触半导体衬底10的底部210，其中STI结构180从底部210垂直地突出。具体地，底面183的宽度W10大于顶面184的宽度W9。STI结构180的侧壁182包括转折点185，在转折点185处STI结构180被分为上部186和下部187，其中下部187具有斜面。上部186包括等于距离D3的宽度W9。下部187的宽度从转折点185到底面183增大。通过采用STI结构180的轮廓，能够容易地去除鳍结构203和205之间形成的残留物或空隙。
[0054]图8A至图8H表示根据本发明的一些实施例制造图4中的结构110的方法。每个图以截面透视图的形式表示该方法的一个阶段。
[0055]参照图8A，焊盘层303和掩模层305形成在半导体衬底301上方，其中焊盘层303形成在掩模层305和半导体衬底301之间。图案化的光刻胶层310形成在掩模层305上。例如，半导体衬底301是硅衬底、外延层或SOI衬底。例如，焊盘层303是包括氧化硅的薄膜，该焊盘层303为热生长或通过CVD或PVD沉积。焊盘层303主要用作半导体衬底301和掩模层305之间的缓压层或粘合层。此外，焊盘层303也在蚀刻掩模层305时用作蚀刻停止层。掩模层305由氮化硅形成，例如，使用低压化学汽相沉积(LPCVD)、硅的热氮化、等离子体增强化学汽相沉积(PECVD)或等离子体阳极氮化。掩模层305在随后的光刻工艺期间用作硬掩模。在形成图案化的光刻胶层310之前，选择抗反射涂布(ARC)层(未示出)沉积在掩模层305上。抗反射涂布(ARC)是底面抗反射涂布(BARC)或介电抗反射涂布(DARC)。ARC包括氮氧化硅、旋涂聚合物和/或其他合适的材料。关于图案化的光刻胶层310的形成，图案化的光刻胶层310通过采用光刻工艺形成，光刻工艺包括光刻胶涂布、软烘烤、曝光、曝光后烘烤(PEB)、显影和硬烘烤。光敏层以诸如旋涂的合适的方式沉积。然后通过利用光刻工具(例如，光学光刻工具或电子束微影器)和显影液将光敏层曝光并显影从而形成图案化的光刻胶层310。用于光刻工具的辐射束可以是紫外线束、离子束、X射线、远紫夕卜、深紫外或其他合适的辐射投射。在完成上述工艺之后，将掩模上预定的图案转印至图案化的光刻胶层310从而形成开口 320，其中图案化的光刻胶层310的开口 320对应于掩模的图案。
[0056]参照图8B，在其中实施第一蚀刻工艺331并且显示为指示离子流的箭头。第一蚀刻工艺331包括化学分子，化学分子被离子化并与焊盘层303和掩模层305的材料反应。穿过开口 320蚀刻焊盘层303和掩模层305，从而暴露下面的半导体衬底301。而且，蚀刻焊盘层303和掩模层305以形成开口 322并且将焊盘层303和掩模层305转变成焊盘层303’和掩模层305’。开口 322暴露半导体衬底301的部分。第一蚀刻工艺331利用诸如反应离子蚀刻(RIE)的具有各向异性特征的干蚀刻工艺。第一蚀刻工艺331包括诸如C12、SF6、N2、CF4、CHF3、CH2F2、N2H2、02、He或Ar的化学分子。第一蚀刻工艺331的功率在从约100W至约1500W的范围内。
[0057]参照图8C，在其中实施第二蚀刻工艺332并显示为指示离子流的箭头。第二蚀刻工艺332包括化学分子，化学分子被离子化并与半导体衬底301的材料反应。穿过开口 322蚀刻半导体衬底301从而形成沟槽324和鳍结构。而且，蚀刻半导体衬底301并将其转变成半导体衬底301’，其中半导体衬底301’成形为具有诸如鳍结构315的鳍结构，鳍结构从半导体衬底301’的下部316突出。第二蚀刻工艺332利用诸如反应离子蚀刻(RIE)的具有各向异性特征的干蚀刻工艺。第二蚀刻工艺332包括诸如Cl2、HBr、N2、CF4、CHF3、CH2F2、N2H2、02、He或Ar的化学分子。第二蚀刻工艺332的功率在从约100W至约1500W的范围内。
[0058]参照图8D，在其中实施第三蚀刻工艺334并显示为指示离子流的箭头。第三蚀刻工艺334包括化学分子，化学分子被离子化并穿过沟槽324与半导体衬底301’的材料反应。具体地，实施第三蚀刻工艺334以侵蚀与沟槽324的底部327邻近的鳍结构315的侧壁318，该工艺指的是底部圆化工艺或凹入工艺。沟槽324将不会变得更深；相反，沟槽324的邻近底部327的宽度变得更大。同样地，除了底部327具有宽度W2之外，沟槽324具有恒定的宽度W1，其中宽度W1小于宽度W2。鳍结构315包括顶宽W3和位于底部316的水平位置处的底宽W4，其中顶宽W3大于底宽W4。通过采用第三蚀刻工艺334，可以去除沟槽中的残留物从而获得预定的深度。第三蚀刻工艺334利用诸如反应离子蚀刻(RIE)的具有各向