半导体封装件的制作方法
【技术领域】
[0001]本发明涉及半导体封装件的安装技术。尤其涉及用于减轻层叠型半导体封装件中的、从下侧封装件向上侧封装件的传热的结构。
【背景技术】
[0002]近些年来，伴随着电子设备的小型化/高密度化、提高向半导体元件的存取速度等需求，而使用层叠多个半导体封装件的封装叠层(Pop:package on Package)。例如，在手机、智能手机等便携型终端中，使用将包含进行图像处理的逻辑芯片的封装件配置在下侧且将包含存储芯片的封装件配置在上侧的半导体封装件。
[0003]在这种层叠型半导体封装件中，存在芯片间的距离有可能接近至1mm以下的程度，来自下侧逻辑芯片的发热传递至上侧存储芯片而引起上侧存储芯片的动作不良的情况。因此，正在寻求减轻从下侧封装件向上侧封装件的传热的措施。
[0004]另一方面，日本特开平10-12780号公报提出了一种将散热部件附着在安装于布线基板的半导体元件上的半导体装置。
【发明内容】
[0005]本发明的一个实施方式的目的在于提供一种能够减轻层叠型半导体封装件中从下侧芯片向上侧芯片的传热的半导体封装件。
[0006]本发明的一个实施方式的层叠型半导体封装件具有:第一半导体封装件，包含第一电路基板和安装于第一电路基板的第一半导体元件；第二半导体封装件，包含第二电路基板和安装于第二电路基板的第二半导体元件，第二半导体封装件与第一半导体封装件层叠；以及导热材料，配置在第一半导体元件上和第一半导体元件的周边的第一电路基板上。
[0007]在本发明的一个实施方式中，第一半导体封装件也可以具有与第二半导体封装件接合且配置在第一半导体元件的周边的多个接合用电极端子，导热材料可以配置在多个接合用电极端子的内侧。
[0008]在本发明的一个实施方式中，第一半导体封装件可以具有与第二半导体封装件接合且配置在第一半导体元件的周边的多个接合用电极端子，导热材料以包围多个接合用电极端子的方式设置在第一半导体封装件的大致整个面上。
[0009]在本发明的一个实施方式中，第一电路基板也可以具有导热通孔，导热材料与导热通孔相接。
[0010]在本发明的一个实施方式中，导热通孔也可以与第一电路基板的电源层或接地层相接。
[0011 ] 在本发明的一个实施方式中，导热材料的面方向的导热率也可以比厚度方向的导热率大。
[0012]在本发明的一个实施方式中，导热材料也可以是碳纤维预浸料、碳纤维片材以及碳石墨片材中的任意一种。
[0013]另外，在导热材料上也可以配置导热率低的层。
[0014]在本发明的一个实施方式中，也可以在导热材料的上表面设置密封树脂。
[0015]在本发明的一个实施方式中，导热材料也可以以比第一半导体元件的一边窄的宽度形成为十字形。
[0016]本发明一个实施方式的另一个层叠型半导体封装件具有:第一半导体封装件，包含第一电路基板和安装于第一电路基板的第一半导体元件；第二半导体封装件，包含第二电路基板和安装于第二电路基板的第二半导体元件，第二半导体封装件与第一半导体封装件层叠；以及第一导热材料，配置在第二半导体封装件的与第一半导体封装件对置的面上。
[0017]在本发明的一个实施方式中，也可以具有配置在第一半导体元件上以及第一半导体元件的周边的第一电路基板上的第二导热材料。
[0018]在本发明的一个实施方式中，第一导热材料和第二导热材料的面方向导热率也可以比厚度方向的导热率大。
【附图说明】
[0019]图1是本发明的实施方式一的层叠型半导体封装件的剖面图。
[0020]图2是本发明的实施方式一的层叠型半导体封装件的概略俯视图。
[0021]图3是本发明的实施方式一的变形例的层叠型半导体封装件的概略俯视图。
[0022]图4是本发明的实施方式一的另一变形例的层叠型半导体封装件的概略俯视图。
[0023]图5是本发明的实施方式一的又一变形例的层叠型半导体封装件的概略俯视图。
[0024]图6是本发明的实施方式二的层叠型半导体封装件的剖面图。
[0025]图7是本发明的实施方式二的层叠型半导体封装件的概略俯视图。
[0026]图8是本发明的实施方式三的层叠型半导体封装件的剖面图。
[0027]图9是本发明的实施方式四的层叠型半导体封装件的剖面图。
[0028]图10是本发明的实施方式五的层叠型半导体封装件的剖面图。
[0029]图11是本发明的实施方式五的层叠型半导体封装件的概略俯视图。
[0030]图12是本发明的实施方式五的变形例的层叠型半导体封装件的剖面图。
[0031]图13是本发明的实施方式六的层叠型半导体封装件的剖面图。
[0032]图14是本发明的实施方式六的变形例的层叠型半导体封装件的剖面图。
[0033]图15是本发明的实施方式七的层叠型半导体封装件的剖面图。
[0034]图16是本发明的实施方式七的变形例的层叠型半导体封装件的剖面图。
[0035](附图标记的说明)
[0036]10第一半导体封装件；11第一电路基板；12第一半导体元件；12a:虚线；13、23密封树脂；14、24导热材料；14s切口 ；15导热通孔；15a虚线；16低导热层；17接合用电极端子；18布线；19导电部件；20第二半导体封装件；21第二电路基板；22第二半导体元件；31,35焊料球；34键合线；50区域；100层叠型半导体封装件。
【具体实施方式】
[0037]以下，参照附图对本发明的层叠型半导体封装件进行说明。但是，本发明的层叠型半导体封装件能够以多种不同的方式进行实施，并不局限地解释为下文所示的实施方式的记载内容。另外，在本实施方式所参照的附图中，对于同一部分或具有相同功能的部分标注同一附图标记，并省略其重复说明。
[0038]<实施方式一 >
[0039]参照图1?图3对本发明的实施方式一的层叠型半导体封装件100的概要进行详细说明。
[0040](层叠型半导体封装件的基本结构)
[0041]图1是本发明的实施方式一的层叠型半导体封装件100的A — A’(参照图2)剖面图。参照图1可知第一半导体封装件10与第二半导体封装件20经由焊料球31而接合，第二半导体封装件20层叠在第一半导体封装件10上。
[0042]第一半导体封装件10具有第一电路基板11，第一半导体元件12配置在第一电路基板11上。第一电路基板11由一个或多个布线基板构成。图1中表示了第一电路基板11由4层构成，但并不局限于此。第一半导体元件12例如配置应用处理器等，但并不局限于此。另外，在图1中，将第一半导体元件12表示为一个半导体，也可以将多个半导体元件作为第一半导体元件12配置在第一电路基板11上。
[0043]在构成第一电路基板11的布线基板上配置有布线18，在第二半导体封装件20 —侧的面上露出的布线18的一部分成为接合用电极端子17。焊料球31配置在接合用电极端子17上，与配置在第二半导体封装件20的第二电路基板21的下侧的电极连接。第一半导体封装件10的第一电路基板11的布线18与第二半导体封装件20的第二电路基板21的布线经由焊料球31电连接。另外，利用焊料球31将第一半导体封装件10与第二半导体封装件20的间隔保持为固定长度。
[0044]第二半导体封装件20具有由一个或多个布线基板构成的第二电路基板21，在第二电路基板21上配置第二半导体元件22。第二半导体元件22利用以金(Au)或铜(Cu)等为材料的键合线34与第二电路基板21的布线电连接。第二半导体元件22例如配置闪存(FLASH)、同步动态随机存取存储器(SDRAM)等存储器。也可以将多个相同种类或不同种类的存储器在第二电路基板21上并列配置来作为第二半导体元件22。另外，也可以将多个存储器层叠配置来作为第二半导体元件22。