例做示范性说明，后续会对第一区域I进行第三掺杂处理，在第一区域I衬底200内形成第一阱区，所述第一阱区为N型阱区。
[0069]由于N型阱区的掺杂离子为磷、砷或锑，后续第三掺杂处理的掺杂离子为磷、砷或锑。而磷、砷或锑在衬底200内具有一定的扩散速度，若后续在形成填充满沟槽204的介质层后，磷、砷或锑从第一阱区内扩散进入介质层中，则第一阱区内的掺杂离子浓度降低；所述第一阱区内掺杂离子浓度降低后，容易导致半导体器件的漏电流增加，电隔离性能变差。
[0070]为此，本实施例在沟槽204第一部分表面形成第一阻挡层207，以阻挡后续形成的第一阱区内的掺杂离子向不期望区域扩散。
[0071]所述第一阱区内的掺杂离子借助衬底200内的缺陷进行扩散，所述缺陷为点阵空位缺陷和填隙原子缺陷，所述缺陷通常为离子注入工艺带来的。对于磷、砷或锑而言，衬底200内的点阵空位缺陷为主要的扩散增强剂，磷、砷或锑与点阵空位缺陷相遇后，磷、砷或锑落入点阵空位缺陷中，直至磷、砷或锑落入下一个点阵空位缺陷中。因此本实施例中第一阻挡层207捕获衬底200内的点阵空位缺陷。
[0072]为了尽量的减少后续第一阱区内的磷、砷或锑的扩散，本实施例形成的第一阻挡层207的掺杂离子应该能够有效的捕获点阵空位缺陷，将点阵空位缺陷束缚在所述掺杂离子周围，通过限制点阵空位缺陷的移动，从而有效的阻止磷、砷或锑与点阵空位缺陷的复合，进而抑制磷、砷或锑的扩散。
[0073]同时，所述第一阻挡层207的掺杂离子还需要满足以下要求:后续在形成第一阱区后，所述掺杂离子对第一阱区的掺杂离子的激活状态影响小，避免由于所述掺杂离子的存在而造成第一阱区的掺杂离子难以激活。
[0074]由于氟离子或氮离子具有较强的捕获衬底200中的点阵空位缺陷的作用，且氟离子或氮离子对激活磷、砷或锑的不良影响小，因此本实施例第一掺杂处理206的掺杂离子为氟离子、氮离子、含氟离子或含氮离子。
[0075]采用第一离子注入工艺进行所述第一掺杂处理206，作为一个具体实施例，所述第一掺杂处理206的掺杂离子为氮离子时，所述第一掺杂处理的工艺参数为:离子注入能量为 lkev 至 lOkev,离子注入剂量为 lE10atom/cm2 至 5E13atom/cm2。
[0076]在所述第一掺杂处理206后，还可以包括步骤:对所述衬底200进行第一退火处理，激活所述第一掺杂处理206的掺杂离子。在其他实施例中，也可以在后续形成第一阱区后，对第一阱区以及第一阻挡层207同时进行退火处理。
[0077]还包括步骤:去除所述第一光刻胶层205。作为一个具体实施例，采用灰化工艺去除所述第一光刻胶层205，灰化工艺的工艺参数为:反应气体为02，02流量为20SCCm至200sccm,反应腔室温度为300度至500度。
[0078]请参考图8，在所述沟槽204第一部分表面形成第二光刻胶层208，所述第二光刻胶层208还覆盖于第一区域I的掩膜层202表面；以所述第二光刻胶层208为掩膜,对所述沟槽204第二部分进行第二掺杂处理209，在所述沟槽204第二部分底部和侧壁表面形成第二阻挡层210，所述第二阻挡层210捕获衬底200内的填隙原子缺陷或点阵空位缺陷，且第二阻挡层210和第一阻挡层207捕获的缺陷类型不同。
[0079]所述第二光刻胶层208的形成工艺步骤可参考第一光刻胶层的形成工艺步骤，本实施例中，所述第二光刻胶层208的厚度为1微米至3.5微米。
[0080]本实施例以第二区域II为NM0S区域为例做示范性说明，后续会对第二区域II进行第四掺杂处理，在第二区域II衬底200内形成第二阱区，所述第二阱区为P型阱区。
[0081]所述P型阱区的掺杂离子为硼、镓或铟；后续在形成第二阱区后，通常采用离子注入工艺进行所述第三掺杂处理，所述离子注入工艺会使第二区域II衬底200内形成缺陷，所述缺陷为点阵空位缺陷和填隙原子缺陷。对于硼、镓或铟而言，衬底200内的填隙原子缺陷为主要的扩散增强剂，因此，所述第二阻挡层210和第一阻挡层207捕获的缺陷类型不同，所述第二阻挡层210捕获衬底200内的填隙原子缺陷。
[0082]为了尽量的减少后续第二阱区内的硼、镓或铟的扩散，本实施例形成的第二阻挡层210的掺杂离子应该能够阻挡填隙原子缺陷的移动，防止由于填隙原子缺陷的移动而使硼、镓或铟占据填隙原子留下的位置，通过限制填隙原子缺陷的移动，从而有效的阻止硼、镓或铟的移动，进而抑制硼、镓或铟的扩散。
[0083]同时，所述第二阻挡层210的掺杂离子还需要满足以下要求:后续在形成第二阱区后，所述掺杂离子对第二阱区的掺杂离子的激活状态影响小，避免由于所述掺杂离子的存在而造成第二阱区的掺杂离子难以激活。
[0084]由于相对于硅原子而言，碳原子的原子半径很小，所述碳原子能够分布在填隙原子缺陷的四周，以阻挡填隙原子缺陷的移动，且碳原子对激活硼、镓或铟的不良影响小，因此本实施例第二掺杂处理209的掺杂离子为碳离子或含碳离子。
[0085]采用第二离子注入工艺进行所述第二掺杂处理209。作为一个具体实施例，所述第二掺杂处理209的掺杂离子为碳离子时，第二掺杂处理209的工艺参数为:离子注入能量为lkev 至 lOkev,离子注入剂量为 lEllatom2 至 5E15atom/cm2。
[0086]还包括步骤:去除所述第二光刻胶层208。作为一个具体实施例，采用灰化工艺去除所述第二光刻胶层208，灰化工艺的工艺参数为:反应气体为02、02流量为20SCCm至200sccm,反应腔室温度为300度至500度。
[0087]在进行第二掺杂处理209后，还可以包括步骤:对所述衬底200进行第二退火处理，激活所述第二掺杂处理209的掺杂离子。在其他实施例中，也可以在后续形成第二阱区后，对第二阱区以及第二阻挡层210同时进行退火处理。
[0088]请参考图9，在所述沟槽204表面形成线性氧化层211。
[0089]所述线性氧化层211在一定程度上可以起到尖角圆化(corner rounding profile)的作用，且所述线性氧化层211为后续形成绝缘层的形成提供良好的界面态，有助于提高形成的绝缘层的质量；所述线性氧化层211还可以避免绝缘层与沟槽204侧壁的材料晶格不匹配而造成较大应力，并且，所述线性氧化层211还可以修复刻蚀形成沟槽204过程中，对沟槽204侧壁造成的损伤，提高后续形成的隔离结构的隔离效果。
[0090]本实施例中，所述线性氧化层211的材料为氧化硅，采用热氧化工艺形成所述线性氧化层211。在其他实施例中，线性氧化层211的材料还可以为氮化硅或氮氧化硅，采用化学气相沉积或原子层沉积工艺形成。
[0091]需要说明的是，本实施例中，在形成所述线性氧化层211之前形成第一阻挡层207和第二阻挡层210，避免形成第一阻挡层207以及第二阻挡层210的工艺对线性氧化层211表面造成损伤，进而使线性氧化层211表面保持有较高的质量。在其他实施例中，也可以先形成线性氧化层，然后沟槽第一部分进行第一掺杂处理，在沟槽第一部分表面形成第一阻挡层，对沟槽第二部分进行第二掺杂处理，在沟槽第二部分表面形成第二阻挡层。
[0092]请参考图10，在所述线性氧化层211表面形成绝缘层212，所述绝缘层212填充满所述沟槽204 (请参考图9)以及开口 203 (请参考图9)，且所述绝缘层212还位于掩膜层202表面。
[0093]所述绝缘层212的材料为氧化硅或氮氧化硅。
[0094]为了提高绝缘层212的填充效果，避免在沟槽204内出现孔洞，采用高纵宽比化学气相沉积工艺(HARP CVD)或流动性化学气相沉积工艺(FCVD)形成所述绝缘层212。
[0095]作为一个具体实施例，所述绝缘层212的材料为氧化硅，采用高纵宽比化学气相沉积工艺形成所述绝缘层212。
[0096]请参考图11，去除高于掩膜层202 (请参考图10)顶部表面的绝缘层212 ;去除所述掩膜层202。
[0097]采用化学机械抛光工艺，去除高于掩膜层202顶部表面的绝缘层212，所述化学机械抛光工艺的停止位置为暴露出掩膜层202顶部表面。
[0098]采用湿法刻蚀工艺，刻蚀去除所述掩膜层202。作为一个具体实施例，所述湿法刻蚀工艺的工艺参数为:刻蚀液体为磷酸溶液，磷酸质量百分比为60%至85%，溶液温度为60度至120度。
[0099]本实施例中，形成填充满沟槽204 (请参考图9)的介质层，所述介质层为半导体器件的隔离结构，所述介质层包括:位于沟槽204表面的线性氧化层211、以及位于线性氧化层211表面且填充满沟槽204的绝缘层212。在其他实施例中，所述介质层也可以为单层结构，所述介质层包括填充满沟槽的绝缘层。
[0100]本实施例中，在去除掩膜层202之后保留缓冲层201，在后续的第三掺杂处理和第四掺杂处理工艺过程中，所述缓冲层201可以起到保护衬底200表面的作用，减少第三掺杂处理和第四掺杂处理对衬底200表面造成的损伤。
[0101]请参考图12，在所述第二区域II的绝缘层212表面以及缓冲层201表面形成第三光刻胶层213 ;以所述第三光刻胶层213为掩膜，对第一区域I衬底200进行第三掺杂处理214，在第一区域I衬底200内形成第一阱区215。
[0102]所述第三