形成的外延间隙壁134a也包含硅及氮，且氮/硅比大于1.3。如此，则可避免后续形成外延结构于基底110时，外延结构也成长于外延间隙壁134a上。在一优选的实施例中，夕卜延间隙壁134a的氮/硅比大于或等于1.37，通过限制外延间隙壁134a的低硅含量，进而有效避免后续形成的外延结构成长于其上。具体而言，外延间隙壁134a可为一氮化硅间隙壁，且氮化硅间隙壁的硅含量可实质上小于43%，其中氮化硅间隙壁的硅含量可实质上小于43%的数值系由氮/硅比大于1.3换算而得，但本发明不以此为限。
[0039]进一步而言,在一实施例中，内层间隙壁材料132的娃含量高于43%,贝U由内层间隙壁材料132所形成的间隙壁132a的硅含量也高于43%。换言之，间隙壁132a与外延间隙壁134a具有不同的娃含量，亦即外延间隙壁134a的娃含量小于间隙壁132a的娃含量。这样，内层的间隙壁132a可具有高硬度及材料选择弹性等优点，以符合制作工艺需求，而外层的外延间隙壁134a也可同时防止后续形成外延结构于基底110时，外延结构附着于外延间隙壁134a的表面。具体而言，间隙壁132a可例如为一氧化硅间隙壁、一氮氧化硅间隙壁或一含碳的氮化硅间隙壁，但本发明不以此为限。当间隙壁132a为含碳的氮化硅间隙壁时，其氮/硅比例如为1.15。相较于氮/硅比为1.15的含碳的氮化硅间隙壁，外延结构较不易于成长于氮/硅比大于或等于1.37的氮化硅间隙壁上，因此在氮/硅比为1.15的含碳的氮化硅间隙壁外覆盖一层氮/硅比大于或等于1.37的氮化硅间隙壁，可有效避免后续形成的外延结构成长于间隙壁上。
[0040]另外，本实施例的间隙壁132a以及外延间隙壁134a都为定义外延结构的位置，以形成外延结构之用。但在其他实施例中，间隙壁132a以及外延间隙壁134a可分开形成，而在形成外延间隙壁134a用以定义外延结构的位置之前，可先以间隙壁132a定义轻掺杂源/漏极或者源/漏极的位置，形成轻掺杂源/漏极或者源/漏极。
[0041]再者，在本实施例中，先蚀刻外延间隙壁134a侧边的基底110，以于基底110中形成凹槽R，再形成外延结构。在一优选的实施例中，可仅进行单一蚀刻制作工艺，以不间断且连续地蚀刻外层间隙壁材料134以形成外延间隙壁134a并蚀刻基底110以形成凹槽R，因此可简化制作工艺步骤、降低制作工艺时间及成本。在形成凹槽R之后，旋即移除图案化光致抗蚀剂P。
[0042]如图4所示，在蚀刻出凹槽R之后且形成外延结构之前，可先进行凹槽R表面S的一清洗及改质制作工艺P1，使改善后续形成的外延结构的品质。在一实施例中，可依序进行一含氢氟酸的制作工艺、一常温含过氧化氢及硫酸的制作工艺以及一标准清洗1制作工艺，清洗凹槽R的表面S。
[0043]但在一优选的实例中，直接依序进行一高温含过氧化氢及硫酸的制作工艺以及一标准清洗1制作工艺，以清洗凹槽R的表面S，移除前述蚀刻等制作工艺所留下的高分子残余物等，并使凹槽R的表面S含氧。优选者，高温含过氧化氢及硫酸的制作工艺的制作工艺温度约为150°C?170°C，其高于常温的制作工艺温度可有效移除高分子残余物及原生氧化物，并使凹槽R的表面S更易于成长外延结构。在此强调，本实施例优选为不使用含稀释氣氟酸(Diluted Hydrofluoric Acid, DHF)的制作工艺，故留下外延间隙壁134a及外层间隙壁材料134b表面的原生氧化物，进而降低外延结构附着于外延间隙壁134a及外层间隙壁材料134b表面的机会。
[0044]另外，在进行高温含过氧化氢及硫酸的制作工艺以及标准清洗1制作工艺之前，可先进行一氧剥离(02 stripping)制作工艺，以进一步清洗凹槽R的表面S,氧剥离(02stripping)制作工艺可一并移除图案化光致抗蚀剂P。在此强调，本实施例使用氧剥离制作工艺，使外延间隙壁134a及外层间隙壁材料134b的表面充分含氧，进而降低外延结构附着于外延间隙壁134a及外层间隙壁材料134b表面的机会。
[0045]如图5所示，形成外延结构140于外延间隙壁134a侧边的凹槽R中。本实施例中的第一区A为一 PM0S晶体管区，故外延结构140则为例如一硅锗外延结构等的适于形成PM0S晶体管的外延结构，但本发明不以此为限。再者，本实施例为先形成凹槽R再将外延结构140形成于凹槽R中，但在其他实施例中也可不先形成凹槽R而直接将外延结构140形成于外延间隙壁134a侧边的基底110中。
[0046]之后，可再以类似前述的制作工艺，将本发明应用于第二区B中，也可具有前述的防止外延结构140成长或附着于外延间隙壁134a的功能。再者，本实施例以一具有一 PM0S晶体管以及一 NM0S晶体管的一 CMOS晶体管为例，但本发明也可仅应用于一单一晶体管的结构，其例如可为一NM0S晶体管或一PM0S晶体管等，凡以外延间隙壁或以类似于外延间隙壁的掩模等材质形成外延结构的制作工艺，都可适用本发明。
[0047]承上，图1-图5的实施例以一平面晶体管为例，但本发明也可应用于一多栅极场效晶体管(mult1-gate M0SFET)，其剖面结构类似于图1-图5，故不再赘述。
[0048]综上所述，本发明提出一种M0S晶体管以及用以形成外延结构的半导体制作工艺，其形成含硅及氮的外延间隙壁，且其氮/硅比大于1.3。如此一来，可确保外延间隙壁的低硅含量，而避免形成于外延间隙壁侧边的基底的外延结构，特别是在形成PM0S晶体管时的外延结构中的锗成分，同时成长于外延间隙壁上，污染所欲形成的M0S晶体管的其他结构，而造成短路等问题，降低良率。
[0049]优选者，外延间隙壁的氮/硅比大于或等于1.37，为确保外延间隙壁的低硅含量，以有效避免外延结构成长于外延间隙壁上。在一实施态样中，外延间隙壁可例如为一氮化硅间隙壁，且氮化硅间隙壁的硅含量小于43%。
[0050]再者，在形成外延结构以前，可于欲形成外延结构的基底或凹槽表面上，依序进行一高温含过氧化氢及硫酸的制作工艺以及一标准清洗1制作工艺，以清洗并改质凹槽的表面，使其易于形成品质优选的外延结构，其中高温含过氧化氢及硫酸的制作工艺的制作工艺温度优选为150°c?170°C。并且，仅进行高温含过氧化氢及硫酸的制作工艺以及标准清洗1制作工艺，而不进行含稀释氢氟酸的制作工艺，可留下外延间隙壁表面的原生氧化物，进而降低外延结构附着于外延间隙壁表面的机会。
[0051]更佳者，在进行一高温含过氧化氢及硫酸的制作工艺以及一标准清洗1制作工艺之前，可先进行一氧剥离制作工艺，以清洗基底或凹槽表面，并可一并移除为蚀刻外延间隙壁(及凹槽)所形成的图案化的光致抗蚀剂。如此，氧剥离制作工艺可使外延间隙壁的表面充分含氧，进而降低外延结构附着于外延间隙壁表面的机会。
[0052]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种MOS晶体管，包含有: 栅极结构，设置于一基底上； 外延间隙壁，设置于该栅极结构侧边的该基底上，其中该外延间隙壁包含硅及氮，且氮/硅比大于1.3;以及 外延结构，设置于该外延间隙壁侧边的该基底中。2.如权利要求1所述的M0S晶体管，其中该外延间隙壁的氮/硅比大于或等于1.37。3.如权利要求1所述的M0S晶体管，其中该外延间隙壁包含一氮化硅间隙壁，且该氮化石圭间隙壁的娃含量小于43 %。4.如权利要求1所述的M0S晶体管，还包含: 间隙壁，设置于该栅极结构以及该外延间隙壁之间，且该间隙壁的硅含量高于43%。5.如权利要求4所述的M0S晶体管，其中该间隙壁包含氧化硅间隙壁、氮氧化硅间隙壁或含碳的氮化硅间隙壁。6.如权利要求5所述的M0S晶体管，其中该含碳的氮化硅间隙壁的氮/硅比为1.15。7.一种半导体制作工艺，用以形成一外延结构，包含有: 形成一栅极结构于一基底上； 形成一外延间隙壁于该栅极结构侧边的该基底上，用以定义一外延结构的位置，其中该外延间隙壁包含硅及氮，且氮/硅比大于1.3 ;以及形成该外延结构于该外延间隙壁侧边的该基底中。8.如权利要求7所述的半导体制作工艺，其中该外延间隙壁的氮/硅比大于或等于1.37。9.如权利要求7所述的半导体制作工艺，其中该外延间隙壁包含氮化硅间隙壁，且该氮化娃间隙壁的娃含量小于43 %。10.如权利要求7所述的半导体制作工艺，其中该外延结构包含硅锗外延结构。11.如权利要求7所述的半导体制作工艺，在形成该外延间隙壁之前，还包含: 形成一间隙壁于该栅极结构侧边的该基底上，且该间隙壁的硅含量高于43%。12.如权利要求11所述的半导体制作工艺，其中该间隙壁包含氧化硅间隙壁、氮氧化硅间隙壁或含碳的氮化硅间隙壁。13.如权利要求12所述的半导体制作工艺，其中该含碳的氮化硅间隙壁的氮/硅比为1.15。14.如权利要求7所述的半导体制作工艺，在形成该外延结构之前，还包含: 蚀刻该外延间隙壁侧边的该基底，以于该基底中形成一凹槽，因而该外延结构可形成于该凹槽中。15.如权利要求14所述的半导体制作工艺，在形成该外延结构之前，还包含: 依序进行一高温含过氧化氢及硫酸的制作工艺以及一标准清洗1制作工艺，以清洗该凹槽的一表面。16.如权利要求15所述的半导体制作工艺，其中该高温含过氧化氢及硫酸的制作工艺的制作工艺温度为150°C?170°C。17.如权利要求15所述的半导体制作工艺，在进行该高温含过氧化氢及硫酸的制作工艺以及该标准清洗1制作工艺之前，还包含: 进行一氧剥离制作工艺，以清洗该凹槽的该表面。18.如权利要求14所述的半导体制作工艺，其中该外延间隙壁以及该凹槽为连续且不间断地形成。19.如权利要求7所述的半导体制作工艺，其中形成该外延间隙壁的步骤包含: 全面覆盖一外延间隙壁材料于该栅极结构以及该基底上；以及 蚀刻该外延间隙壁材料，以形成该外延间隙壁。
【专利摘要】本发明公开一种MOS晶体管以及用以形成外延结构的半导体制作工艺，该MOS晶体管包含有一栅极结构、一外延间隙壁以及一外延结构。栅极结构设置于一基底上。外延间隙壁，设置于栅极结构侧边的基底上，其中外延间隙壁包含硅及氮，且氮/硅比大于1.3。外延结构设置于外延间隙壁侧边的基底中。再者，本发明还提供一种半导体制作工艺包含有下述步骤，用以形成一外延结构。首先，形成一栅极结构于一基底上。接着，形成一外延间隙壁于栅极结构侧边的基底上，用以定义一外延结构的位置，其中外延间隙壁包含硅及氮，且氮/硅比大于1.3。然后，形成外延结构于外延间隙壁侧边的基底中。
【IPC分类】H01L21/336, H01L21/20, H01L29/78
【公开号】CN105336783
【申请号】CN201410393840
【发明人】吕曼绫, 洪裕祥, 张仲甫, 吴彦良, 沈文骏, 刘家荣, 傅思逸, 陈意维
【申请人】联华电子股份有限公司
【公开日】2016年2月17日
【申请日】2014年8月12日
【公告号】US20160049496