法形成一层第二导电层，在第二导电层上涂覆光刻胶，使用具有第二导电结构的图形的掩膜板遮盖涂覆有光刻胶的栅极层，经过曝光、显影、刻蚀等步骤后，形成包括第二导电结构的图形。
[0061]由于第二导电结构通过至少两个第二过孔与第一导电结构电连接，使得第二导电结构与栅线和第一导电结构组成的结构并联，这相当于为栅线和第一导电结构组成的结构并联一个电阻，因而可进一步减小栅线的电阻值，并且参见第一导电结构的制作方法的有益效果可知，制作形成第二导电结构，可使显示装置正常显示画面。
[0062]在上述实施例中，在形成栅线的同时，阵列基板的制作方法还包括:形成栅极，第二导电结构在阵列基板上的投影与栅极在阵列基板上的投影至少部分交叠。如此设计，可使第二导电结构和栅极共同驱动有源层，因而可增加有源层中的载流子迀移率，提高显示装置的显示性能。
[0063]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
[0064]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种阵列基板，包括多条相互平行的栅线，其特征在于，所述阵列基板还包括位于所述多条栅线所在膜层上的绝缘层，以及位于所述绝缘层上的至少一个第一导电结构，所述绝缘层上设置有对应于所述第一导电结构的至少两个第一过孔，所述第一导电结构通过所述第一过孔与所述栅线电连接。2.根据权利要求1所述的阵列基板，其特征在于，所述第一导电结构在所述阵列基板上的投影与所述栅线在所述阵列基板上的投影至少部分交叠，所述第一过孔位于所述交叠区域内。3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管包括源极和漏极，所述源极和漏极均与所述第一导电结构同层设置，且均与所述第一导电结构不接触。4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管还包括位于所述绝缘层和所述源极和漏极所在膜层之间的有源层和刻蚀阻挡层，所述刻蚀阻挡层上设置有对应于所述源极的第二过孔和对应于所述漏极的第三过孔，所述源极和所述漏极分别通过所述第二过孔和所述第三过孔与所述有源层电连接。5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述阵列基板还包括位于所述第一导电结构所在膜层上的钝化层，以及位于所述钝化层上的至少一个第二导电结构，所述钝化层上设置有对应于所述第二导电结构的至少两个第四过孔，所述第二导电结构通过第四过孔与所述第一导电结构电连接。6.根据权利要求5所述的阵列基板，其特征在于，在每条所述栅线的延伸方向上，多个所述第一导电结构依次间隔设置，所述第二导电结构位于任意相邻的两个第一导电结构之间，所述第二导电结构通过所述第四过孔分别和与该第二导电结构相邻的两个第一导电结构电连接。7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括多条相互平行的数据线，所述栅线和所述数据线围成多个像素单元，所述第一导电结构设置在所述像素单元内，且所述第一导电结构与所述像素单元一一对应，所述第二导电结构设置在任意相邻的两个所述像素单元之间。8.根据权利要求5所述的阵列基板，其特征在于，所述第二导电结构在所述阵列基板上的投影与所述栅线在所述阵列基板上的投影至少部分交叠，所述第四过孔位于所述交叠区域内。9.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括与所述栅线同层设置的栅极，所述第二导电结构在所述阵列基板上的投影与所述栅极在所述阵列基板上的投影至少部分交叠。10.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括设置在所述钝化层上的像素电极，所述第二导电结构与所述像素电极同层同材料设置。11.根据权利要求5所述的阵列基板，其特征在于，所述栅线的宽度范围为2μπι-10μπι。12.—种显示装置，其特征在于，包括如权利要求1-11任一项所述的阵列基板。13.一种阵列基板的制作方法，其特征在于，包括: 形成栅金属层，经过构图工艺形成包括栅线的图形； 在所述栅线所在膜层上形成绝缘层，经过构图工艺在所述绝缘层上形成对应于第一导电结构的至少两个第一过孔； 在所述绝缘层上形成第一导电层，经过构图工艺形成包括所述第一导电结构的图形，其中，所述第一导电结构通过所述第一过孔与所述栅线电连接。14.根据权利要求13所述的阵列基板的制作方法，其特征在于，在形成所述第一导电层之前，所述方法还包括: 在所述绝缘层上形成有源层膜层，经过构图工艺，形成包括有源层的图形； 在所述有源层所在膜层上形成刻蚀阻挡层，经过构图工艺，在所述刻蚀阻挡层上形成对应于源极的第二过孔和对应于漏极的第三过孔； 通过一次构图工艺同时形成第一导电结构的图形和源极和漏极的图形； 其中，所述源极和所述漏极分别通过所述第二过孔和所述第三过孔与所述有源层电连接。15.根据权利要求13或14所述的阵列基板的制作方法，其特征在于，在形成第一导电结构之后，所述方法还包括: 在所述第一导电结构所在膜层上，形成钝化层，经过构图工艺形成对应于第二导电结构的至少两个第四过孔； 在所述钝化层上形成第二导电层，经过构图工艺形成包括第二导电结构的图形，所述第二导电结构通过所述第四过孔与所述第一导电结构电连接。16.根据权利要求15所述的阵列基板的制作方法，其特征在于，在形成栅线的同时，所述方法还包括: 形成栅极，所述第二导电结构在所述阵列基板上的投影与所述栅极在所述阵列基板上的投影至少部分交叠。
【专利摘要】本发明公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够改善因信号延迟导致的显示装置不能正常显示画面的问题。所述阵列基板包括多条相互平行的栅线、位于所述多条栅线所在膜层上的绝缘层、以及位于所述绝缘层上的至少一个第一导电结构，所述绝缘层上设置有对应于所述第一导电结构的至少两个第一过孔，所述第一导电结构通过所述第一过孔与所述栅线电连接。本发明提供的阵列基板可应用于具有大尺寸显示屏幕的显示装置中。
【IPC分类】H01L21/77, H01L27/12
【公开号】CN105448935
【申请号】CN201610005961
【发明人】江鹏, 周茂秀, 杨海鹏, 戴珂, 尹傛俊, 王章涛
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2016年3月30日
【申请日】2016年1月4日