片结构1F之间的凹槽 1T中填充形成了绝缘材料2。绝缘材料2例如氧化硅、氮氧化硅、或者低K材料，其中低k 材料包括但不限于有机低k材料（例如含芳基或者多元环的有机聚合物）、无机低k材料 (例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料（例如二 硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定 形碳、多孔金刚石、多孔有机聚合物）。此时，由于鳍片结构1F相对于衬底1存在突起，使得 形成的绝缘材料2的顶部也在鳍片结构1F顶部对应位置处具有相应的突起。
[0038] 参照图4的剖视图，对绝缘材料2执行平坦化工艺，直至暴露鳍片结构1F顶部。平 坦化工艺可以是CMP，或者是针对绝缘材料2与鳍片结构1F的刻蚀选择性而执行的回刻工 艺（etch-back)。留在鳍片结构1F之间、占据了原来凹槽1T位置的绝缘材料2构成了器件 的隔离结构，也称作浅沟槽隔离（STI)。
[0039] 参照图5的剖视图，选择性刻蚀去除鳍片结构1F。优选采用各向异性的刻蚀工艺， 例如氟基等离子干法刻蚀或RIE，或者采用湿法腐蚀工艺。在本发明一个优选实施例中，针 对Si材质的鳍片结构1F采用稀释的三甲基氢氧化铵（dTMAH)的碱性腐蚀液，形成了具有 良好的垂直侧壁的沟槽1T'。由于Si衬底各个晶向对于TAMH的腐蚀速率不同，例如（111) 晶面最慢，因此最终会在衬底1中形成了沿（111)晶面的倾斜的V型凹槽1R，该凹槽深度 例如仅10~50nm。优选地，在dTMAH腐蚀Si鳍片1F之前，先采用100:1体积比的稀释氢 氟酸（dHF)清洗（时长例如30秒）鳍片结构1F的顶面，以去除表面原生的氧化物以提高 后续刻蚀选择性和速率。值得注意的是，在本发明一个优选实施例的湿法腐蚀过程中，通过 调整腐蚀时间控制V型凹槽的深度（例如STI底平面与V型凹槽最低点之间的垂直方向距 离）；类似的，可以控制干法腐蚀并且同样控制腐蚀速率和时间获得所需的凹槽深度。该凹 槽1R的深度可以影响稍后将要在其中生长的各个外延层的质量，一般而言，深度在50~ 250nm内并且优选10~50nm内可以有助于获得较高的外延层质量，深度太小容易使得晶格 生长不完整、容易留下Si错位等，而深度太大则容易造成垂直沟槽外延生长材料填充率降 低、容易留下空隙等缺陷。
[0040] 参照图6的剖视图，在沟槽1T'中选择性外延生长器件材料层3。采用M0CVD、MBE、 ALD、HDPCVD等工艺，在STI之间的沟槽IT'以及沟槽底部的凹槽1R中外延生长了器件材 料层3,其材质例如表1中列出的各个III-V族化合物或者其他未列出的化合物，例如GaN、 GaP、GaAs、GaSb、InN、InGaN、InGaAs、InP、AlGaN、InAs、InSb等等。优选地，器件材料层 3 为多层结构，至少包括厚度较薄（例如单原子层至〇. 5nm厚）的种晶层（未示出）、任选的 缓冲层（未示出）以及较厚的III-V族材料层（未示出），其中种晶层可以包括Ge、SiGe、 SiGeC、SiC、SiGeSn、SiGeSnC、GeSn等与衬底1的Si晶格常数较近的材料，缓冲层可以选择 Ge、III-V材料层则选自GaN、GaP、GaAs、GaSb、InN、InGaN、InGaAs、InP、AlGaN、InAs、InSb 等及其组合。由于STI材质为绝缘的氧化物，因此外延生长仅开始于凹槽1R直至越过STI 顶部形成突起，该过程也称作选择性外延生长。值得注意的是，在该过程中，由于外延从具 有倾斜侧面的凹槽1R开始生长，因此底部先行堆积生长的薄器件材料构成了上方继续填 充的厚器件材料层的成核层，器件材料与Si界面处的错位、晶格失配等缺陷将局限在原凹 槽1R附近，或者不会越过STI高度/沟槽IT'深度的1/3,确保了顶部器件材料层的生长质 量良好。
[0041] 参照图7的剖视图，对器件材料层3 (例如InGaAs层）采用平坦化工艺处理，暴露 STI顶部。例如采用CMP或者回刻工艺，去除了超过STI顶部的器件材料层3,使得留下的 器件材料构成了器件的鳍片结构3F。图7所示的鳍片结构3F上部与图4所示的鳍片结构 1F基本上是共形的，只是鳍片结构1F仅用于限定鳍片结构3F、STI的形状，因此鳍片结构 1F实际上可以采用类似后栅工艺的命名规则而叫做伪鳍片结构（du_yfin)或者牺牲鳍片 结构，最终留下的与衬底1材质不同的器件材料构成的鳍片结构3F可称作最终鳍片结构或 真鳍片结构，用于形成未来器件的沟道区以及限定源漏区位置。鳍片结构3F具有与凹槽1R 形状相同的突入衬底1中的部分，如上所述，通过该部分消除了器件材料层（例如GaN层） 的缺陷传播，提高了器件可靠性。
[0042] 参照图8的剖视图，刻蚀去除一部分STI，露出了鳍片结构3F。针对STI材质，可 以选用各向异性干法刻蚀工艺，或者采用dHF、dB0E(稀释的缓释刻蚀剂）湿法腐蚀去除STI 的一部分。露出的鳍片结构3F的高度可以取决于FinFET器件中包围栅极的形貌需要而定。 在本发明一个优选实施例中，露出的鳍片结构3F的高度小于等于鳍片3F高度的1/2。
[0043] 参照图9的剖视图，任选的，在鳍片结构3F中部形成穿通停止层（PTS)4。优选地， 可以采用垂直和/或倾斜离子注入，向鳍片结构3F中部注入掺杂离子，随后退火激活杂质， 形成了与通常本征的鳍片结构3F材质、掺杂类型、浓度不同的穿通停止层4,用于抑制减小 FinFET沿垂直衬底方向的泄漏电流。在本发明一个优选实施例中，可以对于nFinFET注入 B、In、BF2等掺杂剂，对于pFinFET注入As、P等掺杂剂，由此与鳍片结构3F上下材料之间 形成pn结从而通过反向偏置的二极管抑制泄漏。此外，在本发明另一个优选实施例中，还 可以注入C、N、0等容易与鳍片结构3F的材质发生化学反应的掺杂离子，注入之后采用高温 退火（例如600至900摄氏度）使得掺杂离子与鳍片结构3F的材料反应形成绝缘体（例 如氧化物、氮化硅、碳化物等）的PTS4,由此通过绝缘体4隔断与衬底之间的泄漏通路。可 以调整注入的剂量、能量、角度以及退火温度，合理控制PTS4的位置。在本发明一个优选实 施例中，PTS4顶面与STI顶面齐平，鳍片结构3F在PTS4上部的区域将用于形成器件的沟 道区（channel)，因此记做3C。在本发明另一优选实施例中，PTS4底面高于衬底1的顶面。
[0044] 参照图10的剖视图，在器件上沉积形成伪栅极堆叠层5。采用PECVD、HDPCVD、MBE、 ALD、蒸发、氧化、溅射等工艺，在整个器件上沉积了由伪栅极绝缘层5A以及伪栅极导电层 5B。层5A材质例如氧化??圭，层5B材质例如多晶??圭、非晶??圭、微晶??圭、多晶错、非晶错、非晶碳 等等，两者材质选择以提高与周围其他材料的刻蚀选择性。堆叠层5完全覆盖了鳍片结构 3F顶部（3C)的顶部和侧壁，并且覆盖了STI的顶部。
[0045] 参照图11的顶视图，对伪栅极堆叠层5进行图形化，形成沿第二方向ΒΒ(图10和 图11中水平左右方向）延伸的伪栅极堆叠结构，露出了沿第一方向ΑΑ(图10中垂直纸面 方向，图11中纸面中上下方向）两侧的鳍片结构3F的顶部3C。
[0046] 参照图12的顶视图，在伪栅极堆叠结构5Α/5Β沿第一方向ΑΑ的两侧形成栅极侧 墙6。例如先采用PECVD、溅射等工艺形成氮化硅、氮氧化硅、类金刚石无定形碳（DLC)等绝 缘介质材料，然后采用各向异性刻蚀工艺去除了水平部分而仅在伪栅极堆叠结构5两侧上 保留了栅极侧墙6。
[0047] 参照图13的顶视图，在鳍片结构3F顶部3C中、伪栅极堆叠结构5两侧形成了轻 掺杂源漏区3L(包括LDD结构的源区3LS和漏区3LD)。对于pFinFET注入B、In、BF2等掺 杂剂，对于nFinFET注入As、P等掺杂剂（形成与PTS4掺杂区掺杂类型相反的轻掺杂源漏 区）。随后采用尖峰退火、快速退火等工艺激活注入掺杂剂。
[0048] 参照图14的顶视图，形成源漏区。优选地，采用dHF等溶液腐蚀清洁轻掺杂源漏 区3LS/3LD的顶部，去除注入、退火过程中的原生氧化物。在本发明一个实施例中，通过提 高掺杂剂剂量、注入能量等在伪栅极堆叠结构5沿第一方向的两侧形成重掺杂的源漏区 3HS/3HD，注入离子的类型与LDD结构相同，只是浓度更高。优选地，在本发明另一个实施例 中，采用选择性外延生长技术在轻掺杂源漏区上外延生长了不同材质的抬升源漏区，并且 同时采用原位掺杂技术形成了高浓度。抬升源漏区通过控制材料类型，例如对于GaAs沟道 的NM0S采用GaN、GaP、AlGaN等及其组合；对于GaAs沟道的PM0S采用InAs、InGaAs、InSb 等及其组合，可以向伪栅极堆叠结构5下方的鳍片沟道区3C施加不同的应力，从而有效地 增加沟道区载流子迁移率。
[0049] 参照图15A，其示出沿图14的第一方向AA线得到的剖视图。图15B则为沿图14 的第二方向BB线得到的剖视图，与图1至图9方向一致。由图15B可见，外延生