一种单层纳米阻变膜忆阻器的制备方法
【技术领域】
[0001] 本发明设及一种忆阻器的制备方法，尤其设及一种单层纳米阻变膜忆阻器的制备 方法;属于非线性电路应用领域。
【背景技术】
[0002] 忆阻器，又名记忆电阻，是继电阻、电容和电感之后出现的第四种无源电路元件。 由于其具有非易失性、突触功能和纳米尺度结构，在高密度非易失性存储器、人工神经网 络、大规模集成电路、可重构逻辑和可编程逻辑、生物工程、模式识别、信号处理等领域具有 巨大的应用前景。并有望为制造存储精度无限、超高存储密度的非易失性存储设备、具有能 够调节神经元突触权的人工神经网络和类似人类大脑方式处理与联系信息的模拟式计算 机等的发展铺平道路，给计算机的制造和运行方式带来革命性变革。
[0003] 目前的研究，忆阻性能实现机理划分，可分为基于边界迁移模型、基于电子自旋阻 塞模型、基于相变机制，W及基于丝导电机制等几种。
[0004] 近年来，尽管忆阻器的研究已经取得了较大的进展，但我们也要看到，作为一个基 本的电路元件来说，忆阻器的研究可W说是，才刚刚起步，主要表现在W下几个方面：
[0005] (1)近年来，不断有新的忆阻材料及忆阻体系报道，但物理实现的忆阻器模型还很 少，且相对单一，尚无统一的普适模型对忆阻器行为进行描述。
[0006] 近年来报道的实物忆阻器大都是针对某类应用或模拟某种功能（如高密度非易失 性存储器、Crossbar Latch技术、模拟神经突触）而提出的，大多采用与HP忆阻器相类似的 开关模型和工作机理，且制作工艺复杂、成本高，对于研究忆阻器特性、忆阻电路理论W及 电子电路设计等不具有一般性和普适性。
[0007] (2)目前尚未实现商业化生产。
[000引大多数研究者难W获得一个真正的忆阻器元件，致使很多研究者在研究忆阻器和 忆阻电路时，因为缺乏忆阻器元件而无法开展真正物理意义上的硬件实验，更多的是依靠 仿真或模拟电路来进行实验研究。然而，忆阻器仿真模型和模拟电路离实际的忆阻器特性 相差甚远，用模拟电路进行的硬件实现更多考虑的也是模拟忆阻器数学模型而忽略了忆阻 器的本质物理特性。
[0009] (3)已报道的实物忆阻器的制备，在原材料选择和制备工艺方法上要求高、条件苛 亥IJ，条件一般的实验室或科研单位难W完成相关实物忆阻器元件的制备。
[0010] 在忆阻器的物理实现上，现有技术中，比较先进的是，中国专利申请CN103594620A 公开了一种单层纳米薄膜忆阻器及其制备方法，其基于物理实现的方式制备出具有复合层 结构形式的忆阻器，具体的制备方法:采用化C〇3，SrC〇3和Ti化作原料，在900-1300°C下烧结 15-240min，制备出 Ca(i-x)SrxTi〇3-s 陶瓷材料，然后 WCa(i-x)SrxTi〇3-s 作祀材（其中，0<x<l，0< 5<3)，采用磁控瓣射方法在Pt/Ti〇2/Si化/Si衬底上锻膜，锻膜的厚度为20-900nm，再经700-800°C热处理10-30min;最后在化(i-x)SrxTi〇3-s纳米薄膜上锻上一层电极。
[0011] 其技术方案的实质，概括而言就是:先制备出用作祀材的化(i-x)SrxTi〇3-s(其中，0< x<l，0<S<3)陶瓷材料，后W该Ca(i-x)SrxTi〇3-s陶瓷材料作祀材，采用磁控瓣射方法在Pt/ Ti〇2/Si〇2/Si衬底上锻膜，最后再在Ca(i-x)SrxTi〇3-领米薄膜上锻上一层电极。
[0012]上述技术方案的制备方法，其主要缺点和不足在于：
[OOU] 1、所制备出的忆阻器忆阻性能较差。
[0014] 原因在于，其阻变层:Ca(i-x)SrxTi〇3-s纳米薄膜是WCa(i-x)SrxTi〇3-s陶瓷材料作祀 材(其中，〇<x<l，0<S<3)，采用磁控瓣射方法沉积在下电极表面上的。
[0015] 运种结构形式的单层纳米膜，是W经过较高溫度(900-1300°C)的般烧被烧结成陶 瓷材料化(I-X)SrxTi〇3-s为祀材，再通过磁控瓣射沉积在下电极基材上的，其材料本身内部结 构致密，晶格缺陷和空穴数量偏少。
[0016] 2、制备工艺复杂，制备周期长，能耗偏高：
[0017] 原因在于，其制备工艺需要先在900-1300°C的高溫下般烧，制备出Ca(i-x)SrxTi〇3-5 陶瓷材料祀材;磁控瓣射成型后，还需要再次在700-800°C下热处理10-30min。
[0018] 此外，其还存在工艺条件相对严苛，产品率偏低的问题和不足。
【发明内容】
[0019] 本发明的目的是，提供一种易于物理实现、制备工艺简单、控制难度小、质量稳定、 生产效率高、成本低廉的单层纳米阻变膜忆阻器的制备方法，其所制备出的忆阻器适于一 般电路理论研究和电路设计、具有一般性和普适性。
[0020] 本发明为实现上述目的，所采用的第一种技术方案是，一种单层纳米阻变膜忆阻 器的制备方法，其特征在于，包括W下步骤：
[0021] 第一步，制备Bi(I-X)化xFe〇3-x/2混合物祀材，具体步骤如下：
[002^ (1)、原料混合：
[0023] 将Bi2〇3、CaC〇3和化2〇3，按2(1-X): 2x: 1 的摩尔比混合，其中，0<x< 1;
[0024] 加入去离子水或无水乙醇，入磨机粉磨至颗粒物粒径在0.0 SmmW下；
[002引取出、烘干，得到混合料；
[0026] (2)、造粒：
[0027] 将上述混合料进行造粒:按待造粒混合料质量的2-5%，加入质量百分比浓度为2-5%的聚乙締醇溶液，拌和均匀后，过40目筛进行造粒；
[002引 （3)、Bi(i-x)CaxFe03-x/2混合物祀材的压制成型：
[0029] 将经过造粒后的物料置于压片机上压制成块;然后，将所得块状物料切割成直径 为20-150mm，厚度为2-50mm的圆片，即得Bi (i-x)CaxFe〇3-x/2混合物祀材；
[0030] 第二步，选取下电极：
[0031] 所选取的下电极为复合层结构，自上向下依次包括Pt层、Ti〇2层、Si〇2层和Si基片 层；
[0032] 第S步，将所得到的Bi(I-X)化xFe〇3-x/2混合物祀材，采用脉冲激光方法或磁控瓣射 方法沉积在上述下电极的上表面上；
[0033] 然后，在700-900°C下热处理10-30分钟，得到化学成分为Bi(I-X)化xFe〇3-x/2的单层 陶瓷纳米薄膜；
[0034] 第四步，W材质为Au、Ag或Pt的祀材，采用脉冲激光方法、磁控瓣射方法，将Au、Ag 或Pt沉积在上述的化学成分为Bi(i-x)CaxFe〇3-x/2的单层陶瓷纳米薄膜上，制得上电极，即得 单层纳米阻变膜忆阻器；
[0035] 或者；
[0036] 将In-Ga电极液，采用表面印刷方法锻在上述的化学成分为Bi(i-x)CaxFe〇3-x/2的单 层陶瓷纳米薄膜上，制得上电极，即得单层纳米阻变膜忆阻器。
[0037] 上述技术方案直接带来的技术效果是，采用脉冲激光方法或磁控瓣射方法，采用 化学成分为8；[(1-、)化立日03-;;/2的混合物勒1材，直接将化学成分为8；[(1-、)化立日03-;;/2的混合物 沉积在下电极的上表面上;并在随后的700-900°C下热处理过程，一并完成Bi(I-X)化xFe03-x/2 的低溫共烧陶瓷的烧结，从而在下电极的上表面上形成具有良好阻变性能的化学成分为 8；[(1-1)化立603-1/2的单层陶瓷纳米薄膜。
[0038] 与现有技术的先将混合原料高溫般烧，烧制成陶瓷材料、再W该陶瓷材料为祀材 进行磁控瓣射沉积在下电极表面上，W形成阻变膜的制备工艺比较，上述技术方案的制备 工艺最主要的改进点在于：省略掉了在前的陶瓷材料般烧工艺步骤。运简化了忆阻器的制 备工艺、缩短了工艺流程、提高了生产效率，并降低了生产能耗；
[0039] 上述技术方案与现有技术相比，不仅仅只是简单地省略掉了高溫般烧预制成陶瓷 材料的步骤。更为重要的是，本发明的上述技术方案中，是将混合物祀材沉积在下电极表面 上，再经低溫(700-900°C)的热处理过程中附随完成纳米陶瓷材质的阻变膜的烧结成形的。 由于该热处理过程中溫度低、时间短，使得纳米陶瓷的烧结是一种不完全的"烧结"，其内部 将增加大量的晶格缺陷、空穴。运些，都有助于阻变膜阻变性能的提高。
[0040] 在阻变膜的化学成分方面，与上述最接近的现有技术的忆阻器比，本发明的上述 技术方案通过采用+2价阳离子(Ca2+)部分取代+3价阳离子(Bi 3+)进行A位取代，与现有技术 的+2价的金属阳离子的相互替代相比，增大了阻变层(单层陶瓷纳米薄膜)中分子结构的不 对称性，提高了阻变层(单层陶瓷纳米薄膜）中的空穴量，运可W大幅提高忆阻器的忆阻性 能。
[0041 ] 优选为，上述上电极的厚度为lOnm-50皿。
[0042] 该优选技术方案直接带来的技术效果是，在保证忆阻器性能的基础上，在IOnm-50皿运一宽泛的范围内进行上电极的厚度的选择，有利于降低工艺控制难度，提高成品率。
[0043] 进一步优选，上述单层陶瓷纳米薄膜的厚度为10-990nm。
[0044] 该优选技术方案直接带来的技术效果是，我们的经验表明，单层陶瓷纳米薄膜的 厚度为l〇-990nm，一方面具有较为良好的阻变性能；另一