具有改进的图案的基板和集成电路芯片的制作方法
【专利说明】具有改进的图案的基板和集成电路芯片
[0001]相关申请的交叉引用
[0002]本发明要求于2014年11月6日提交的第10_2014_0153841号韩国申请的权益，该韩国申请通过引用并入本文。
技术领域
[0003]本发明涉及具有改进的图案的封装基板和集成电路芯片，更具体地，涉及以下技术:该技术在热控制方面有效且可以减少在施加有高电压的端子的操作期间产生缺陷的原因。
【背景技术】
[0004]为了努力节能，一直在开发使用发光二极管(LED)作为光源的照明技术。具体地，由于各种因素，诸如能耗量、寿命以及照明质量，高亮度LED比其他光源具有优势。
[0005]使用这样的LED作为光源的照明装置的问题在于，由于LED的特性，仅当使用恒定电流操作LED时，LED才能产生预定量的光，所以需要用于维持恒定电流的多个复杂电路。
[0006]因此，已被设计为处理上述问题的技术为交流(AC)直接式照明。
[0007]AC直接式LED照明被设计为使用商业AC电生成整流电压，并使用整流电压驱动LED。因为AC直接式LED照明不使用电感器和电容器而是直接使用整流电压作为输入电压，所以AC直接式LED照明具有提高功率因数的特点。
[0008]在题目为“LED驱动电路和使用LED驱动电路的AC直接式LED照明装置”的第10-1175934号韩国专利中公开了这样的AC直接式LED装置的示例。
[0009]根据该在先技术，AC直接式LED装置不包括用于将AC信号转换成DC信号的转换电路，而且不变地将AC电压的正弦波曲线传输至LED。在这种情况下，接收AC电压且将AC电压传输至LED的高电压端子为可以施加有AC额定电压的1.4倍的电压的端子。
[0010]当向高电压端子瞬时施加高电压时，在高电压端子和相邻的端子之间瞬时生成强电场，其结果为产生以下问题:在高电压端子和相邻的端子之间、在高电压端子和主体焊盘之间、在对应于高电压端子的基板上的高电压端子图案和相邻的图案之间、或在高电压端子图案和主体图案之间发生短路的可能性增加。
【发明内容】
[0011]因此，做出本发明以克服传统技术的上述问题，而且本发明的目的在于提供一种具有改进了针对高电压的耐压特性的图案的封装基板和具有改进的焊盘的集成电路芯片。
[0012]当使用焊料将传统AC直接式LED驱动电路芯片安装于基板上，然后对其进行操作时，高电压端子的迀移区变得大于低电压端子的迀移区。结果，在高电压端子和导热焊盘之间发生不期望的短路，并因此频繁发生烧坏LED驱动电路芯片的缺陷。
[0013]传统技术的问题，即在高电压端子和相邻的端子之间发生不期望的短路，可以如下解决:基于高电压端子和相邻的端子之间需要的间隔距离，将芯片的所有端子和导热焊盘彼此远离地间隔开。然而，该简单的方案具有如下问题:芯片的面积增加，并因此经济效益大大降低。可选地，为了确保高电压端子和相邻的端子之间以及高电压端子和导热焊盘之间需要的间隔距离，同时不变地维持芯片的面积，可以考虑减小图案和端子的导体的面积的方法。然而，在这种情况下，可能不能实现要求的导电性或导热性。即，当在公共低电压端子和导热焊盘之间也应用可以防止高电压端子和导热焊盘短路的间隔距离时，导热焊盘的面积减小，并因此产生LED驱动电路芯片的散热效果降低的问题。
[0014]具体地，在诸如LED驱动电路芯片的、产生大量热的应用中，热控制对性能和耐久性具有非常重要的影响，并因此，本发明的目的在于开发基板和集成电路芯片的形状，该形状能够有效进行热控制并且可以减少高电压端子周围的缺陷的原因，同时维持芯片的面积处于低水平。
[0015]更具体地说，本发明的目的在于提供一种基板和集成电路芯片，其中，形成于集成电路芯片上的高电压端子和主体焊盘之间的间距或者形成于基板上的高电压端子图案和主体图案之间的间距大于其余端子和主体焊盘之间的间距或其余端子图案和主体图案之间的间距。
[0016]此外，虽然使用AC直接LED集成电路芯片作为示例来描述本发明，但是本发明并不限于此。本发明的目的在于提供一种方案，在向特定引脚施加的电压比向其余引脚施加的电压高的应用中，该方案可以提供有效的热控制方式而且不增加芯片的面积，并且还可以改进针对高电压的耐压特性。
[0017]根据本发明的一方面，提供一种具有改进的图案的基板，其中在基板上安装有包括多个端子的集成电路芯片，而且基板包括多个端子图案。
[0018]在这种情况下，基板包括:主体图案，形成为与集成电路芯片的主体接触；至少一个第一端子图案，形成为与至少一个第一端子接触，比施加到多个端子中的其余端子的电压高的电压施加到至少一个第一端子；以及第二端子图案，配置为包括除了至少一个第一端子图案之外的其余端子图案中的至少一些端子图案。
[0019]此外，在基板中，第一端子图案和主体图案之间的第一间距大于第二端子图案和主体图案之间的第二间距。
[0020]在根据本发明的第一实施方式的基板中，包括面对至少一个第一端子图案的一部分的、主体图案的局部区域可以形成为凹形。主体图案可以通过焊接材料与集成电路芯片的主体结合。集成电路芯片的主体图案可以与接地端子电连接或可以维持悬浮状态。
[0021]在本发明的基板上形成的主体图案可以由具有相对高的导热性的材料制成，而且可以用作消散在安装于基板上的集成电路芯片中产生的热的装置。在这种情况下，在本发明的基板上形成的主体图案可以被认为是导热图案。
[0022]根据本发明的第二实施方式的基板可以进一步包括在至少一个第一端子图案和主体图案之间形成的槽。当基板和集成电路芯片彼此压靠在对方上时，基板和集成电路芯片之间的主体图案内的焊接材料可以脱离主体图案的范围。在这种情况下，当焊接材料朝向第一端子图案移动时，焊接材料被形成于第一端子图案和主体图案之间的槽阻挡，而且第一端子图案和焊接材料之间的间隔距离可以维持在等于或高于参考规格的水平。
[0023]根据本发明的第三实施方式的基板可以进一步包括在至少一个第一端子图案和主体图案之间形成的障碍图案。在这种情况下，障碍图案可以由针对焊接材料具有比多个端子图案和主体图案的亲和度低的亲和度的材料制成。在这种情况下，障碍图案的材料的示例可以包括丝绸和塑料。因为具有粘性的焊接材料易于附接到主体图案而不易于附接到障碍图案，所以焊接材料的移动可以被障碍图案阻止。
[0024]在根据本发明的第四实施方式的基板中，主体图案的面对至少一个第一端子图案的第一边界线和主体图案的面对第二端子图案的第二边界线可以位于主体图案的不同面上，而且第二端子图案可以是形成为面对第二边界线的一组端子。在这种情况下，可以确保第一端子图案和主体图案之间的间距，而且还可以维持集成电路芯片的总面积不增加。
[0025]根据本发明的一方面，提供一种包括多个端子的集成电路芯片，其中集成电路芯片安装在包括多个端子图案的基板上。
[0026]在这种情况下，集成电路芯片包括:主体焊盘，形成在集成电路芯片的主体的、面对基板的面上；至少一个第一端子，来自于多个端子且具有比施加到其余端子的电压高的电压施加到至少一个第一端子；以及第二端子，包括除了至少一个第一端子之外的其余端子中的至少一些端子。
[0027]此外，在集成电路芯片中，第一端子和主体焊盘之间的第一间距比第二端子和主体焊盘之间的第二间距大。
[0028]在根据本发明的第一实施方式的集成电路芯片中，包括面对至少一个第一端子的一部分的、主体焊盘的局部区域可以形成为凹形。集成电路芯片的主体焊盘可以通过焊接材料与基板上的图案结合。
[0029]根据本发明的第二实施方式的集成电路芯片可以进一步包括在至少一个第一端子和主体焊盘之间形成的槽。
[0030]根据本发明的第三实施方式的集成电路芯片可以进一步包括在至少一个第一端子和主体焊盘之间形成的障碍图案。在这种情况下，障碍图案可以由针对焊接材料具有比主体焊盘的亲和度低的亲和度的材料制成。
[0031]在根据本发明的第四实施方式的集成电路芯片中，主体焊盘的面对至少一个第一端子的第一边界线和主体焊盘的面对第二端子的第二边界线可以位于主体焊盘的不同面上，而且第二端子可以是形成为面对第二边界线的一组端子。
[0032]在本发明的集成电路芯片上形成的主体焊盘可以执行导热焊盘的功能，消散在集成电路芯片中由于其功能而产生的热。
[0033]根据本发明的各实施方式，可以确保主体焊盘或主体图案与高电压端子或存在于集成电路芯片和基板之间的高电压端子图案之间的间距。具体地，高电压端子或高电压端子图案周围的特定区域和主体焊盘或主体图案之间的间距可以选择性地增加，并因此，能够有效进行热控制，可以提高针对高电压的耐压特性，而且不显著改变集成电路芯片的总面积，而且还可以降低缺陷发生率。
【附图说明】
[0034]通过下面结合附图进行的详细描述，本发明的上述及其它目的、特征以及优点将会被更加清楚地理解，在附图中:
[0035]图1是示出根据本发明的实施方式的基板的图，在基板中，包括高电压端子图案的区域和主体图案之间间隔距离；
[0036]图2A和2B是示出根据本发明的实施方式的基板的图，在基板中，包括高电压端子图案的区域和主体图案之间间隔距离；
[0037]图3是示出根据本发明的实施方式的基板的图，在基板中，包括高电压端子图案的局部区域和主体图案之间的间隔距离长；