r>[0038]图4是示出根据本发明的实施方式的基板的图，在基板中，在包括高电压端子图案的局部区域和主体图案之间形成障碍图案；
[0039]图5是示出根据本发明的实施方式的集成集成电路芯片的图，在集成电路芯片中，包括高电压端子的区域和主体焊盘之间的间隔距离长；
[0040]图6A和6B是示出根据本发明的实施方式的集成电路芯片的图，在集成电路芯片中，高电压端子和主体焊盘之间的间隔距离长；
[0041 ] 图7是示出根据本发明的实施方式的集成电路芯片的图，在集成电路芯片中，在包括高电压端子的局部区域和主体焊盘之间间隔距离；以及
[0042]图8是示出根据本发明的实施方式的、包括高电压端子的集成电路芯片和包括高电压端子图案的基板之间的对应关系的图。
【具体实施方式】
[0043]在下文中，将参照附图详细描述本发明的实施方式。在下面的描述中，对于可能使本发明的主旨不必要地不清楚的已知元件或功能的详细描述将被省略。
[0044]然而，本发明不限于这些实施方式，或不受这些实施方式的限制。贯穿附图，相同的参考符号指示相同的部件。
[0045]图1是示出根据本发明的实施方式的基板的图，在基板中，包括施加有高电压的端子的区域和主体图案之间间隔距离。
[0046]封装基板为一种印刷电路板(PCB)。封装基板可以用于移动装置和PC等的核心半导体。封装基板可以在半导体和主板之间传输电信号。与普通基板相比，该基板可以为包含更多微电路的高密度电路基板。而且，可以降低在将昂贵的半导体直接结合至基板时的装配缺陷和产生的成本。
[0047]包括适于与多个端子(未示出)连接的多个端子图案的基板100包括:主体图案110 ;第一端子图案120，形成为与多个端子中的、施加有高电压的第一端子(未不出)连接；第一区域130，配置为包括第一端子图案120 ;以及第二区域140，配置为包括除了第一区域130之外的端子图案。主体图案110配置为使得第一区域130和主体图案110之间的间隔距离比第二区域140和主体图案110之间的间隔距离大。通过使主体图案110的、面对第一区域130的一部分的形状变形，第一区域130和主体图案110之间的间隔距离可以形成为比第二区域140和主体图案110之间的间隔距离大。当稍后将描述的集成电路芯片500安装在基板100上时，主体图案110通过焊接材料与形成在集成电路芯片500的主体上的主体焊盘510结合，从而形成热传递路径，通过该热传递路径，消散在集成电路芯片500中产生的热。
[0048]间隔距离不仅单单指的是基板平面中的距离，而且指的是当在基板中形成槽或在基板上施加或形成诸如丝绸类(letter)的多相材料时，包括多相材料或槽的高度、深度和/或拓扑的间距。
[0049]在图1中所示的实施方式中，主体图案110的、面对包括第一端子120的第一区域130的一部分凹陷，位于主体图案110的、面对第二区域140的一部分的后面，并因此，第一区域130和主体图案110之间的间隔距离比第二区域140和主体图案110之间的间隔距离大。g卩，主体图案110的、面对包括第一端子120的第一区域130的边界线部分后凹至其它区域的后面，并因此，在第一端子120即高电压端子和主体图案110之间确保间距。在这种情况下，当第一端子120即高电压端子的操作状况恶劣时，即，当施加到第一端子120的最高电压更高、操作频率更高、或施加有最高电压所持续的持续时间更长时，主体图案110的一部分恢复所到的深度可以变得更大，而且主体图案110的一部分恢复所跨过的宽度(即，第一区域130的宽度)可以更大。第一端子120的操作状况恶劣且需要进行热控制的应用的示例可以为AC直接式LED驱动电路。由于LED驱动电路产生大量热，因此需要有效进行热控制。在AC直接操作的情况下，向AC电源电压端子瞬时施加比其它端子高很多的最大电压。将显而易见的是，本发明的精神不仅适用于AC直接式LED驱动电路，而且可以在需要有效的热控制和对由于高电压操作引起的缺陷进行管理的应用中，用作非常有效地进行热控制和高电压操作的危险管理方式。
[0050]当将集成电路芯片(未示出)安装在基板100上时，在附图中示出了被集成电路芯片覆盖的芯片区150。在这种情况下，主体图案110可以包括在芯片区150内。此外，如图1所示，包括第一端子图案120的多个端子图案中的一些端子图案可以包括在芯片区150中，而且其余端子图案可以位于芯片区150外。在本发明的另一实施方式中，多个端子图案可以全部包括在芯片区150内。
[0051]此外，第一端子图案120指的是集成电路芯片的、与在第二区域140中包括的多个端子图案相比具有更高的电压的端子被间隔开的区域。在实施方式中，可以向主体图案110施加接地电压GND。在另一实施方式中，主体图案110可以维持在悬浮状态。
[0052]此外，基板100的材料可以包括普通印刷电路板(PCB)、电路板或接线板的材料，或金属材料(铜、铝等)。在这种情况下，金属材料指的是主要用于散热的高导热性的材料。基板的材料为金属的事实意味着基板的内层为金属。只有当与集成电路芯片接触的外表面的大部分区域被绝缘体包围时，才可以防止期望的短路。
[0053]此外，包括第一端子图案120的第一区域130包括与第一端子图案相邻的端子图案，在这种情况下，可以选择性地指定包括在第一区域130中且与第一端子图案相邻的端子图案的数量。
[0054]在诸如焊料的焊接材料设置在主体图案110上之后，稍后将描述的、形成于集成电路芯片500的主体上的主体焊盘510与焊接材料层结合。通过稍后的按压处理，焊接材料层使基板100的主体图案110和集成电路芯片的主体焊盘510彼此结合。
[0055]在按压处理时，焊接材料层可以与主体图案110的区域分离。结果，由于焊接材料，导致在每个端子图案和主体图案110之间必须确保的间距实际上被减小。当考虑该可变因素时，在通常施加到端子图案的电压的范围为30?40V的情况下，已知需要约0.35mm的间距。
[0056]当以220V的AC额定电压执行操作时，311V的最大高电压可能瞬时施加到图1的第一端子图案120。在这种情况下，当端子图案和主体图案110之间的间隔距离设计为
0.35mm时，存在以下可能性:由于焊接材料的按压和将要描述的迀移现象，导致主体图案110和端子图案之间的距离减小。在这种情况下，在主体图案110和端子图案之间可形成强电场，并因此，在主体图案110和端子图案之间可发生不期望的短路。
[0057]这样的短路成为缺陷的主要原因。因此，本发明意在通过选择性地减小第一端子图案120和主体图案110之间的间距，但不影响集成电路芯片的总面积，来减少高电压操作期间的缺陷的原因。
[0058]通常，当转换在端子之间施加的电压时，由于化学、热、电以及机械特性，使得导体可经历迀移现象。根据迀移现象，导体可能不会维持其初始位置和形状，而是可能变形或增长。已知的是，迀移现象通常与在端子之间施加的电压的转换速度和电压的电平成比例地变得更严重。在本发明中，由于上述原因，导致在集成电路芯片的主体焊盘和基板100的主体图案110之间施加的焊接材料可能作为导体经历迀移现象。
[0059]主体图案110为一种导体，而且由于其相对高的导热性而具有散热效果。由于对于在其操作期间产生大量热的应用诸如LED的驱动电路芯片而言，热控制非常重要，因此，主体图案110的面积需要等于或大于需要的最小规格。需要的最小规格将基于相关应用的热的量来设计。
[0060]因此，在主体图案110的面积必须等于或大于需要的最小规格的情况下，如果在主体图案110和所有端子图案之间必须确保长间距，则芯片区150的面积增加，而且集成电路芯片的尺寸相应地增加，随之产生经济效益降低的结果。
[0061]本发明配置为使得主体图案110和端子图案之间的间距在间距不是相对重要的区域中维持在普通水平，以及使得主体图案110的形状变形，从而在第一端子图案120和主体图案110之间可以确保足够的间距，其中第一端子图案120与在操作期间施加有高电压的第一端子接触。
[0062]因此，根据本发明，可以提出集成电路芯片和基板的设计，该设计可以减少缺陷的发生，同时最大限度地满足热控制方面的散热效果、小的芯片面积(经济效益)以及高电压操作期间的稳定性。虽然在图1中示出了第一端子120即高电压端子的数量为I的情况，但是本发明的精神不限于此，而是还可以适用于包括多个高电压端子的情况。
[0063]图2A和2B是示出根据本发明的实施方式的基板的图，在基板中，施加有高电压的端子和主体图案之间的间隔距离长。即，图2A和2B示出了主体图案的局部区域配置为凹陷的实施方式。图2A和2B示出了仅除了主体图案的凹陷区的形状不同之外，基于基本相同构思的发明，为了易于说明，相同的参考符号适用于图2A和2B两者。
[0064]根据本实施方式的、包括多个端子的每个基板200配置为使得每个基板200包括主体图案210以及来自于多个端子且被施加有高电压的第一端子图案220，以及使得第一端子图案220和主体图案210之间的间隔距离比除了第一端子图案220之外的多个端子图案和主体图案210之间的间隔距离大。
[0065]在这种情况下，主体图案210的形状可以根据第一端子图案220进行指定和形成。SP，如图2A所示，主体图案210的、面对第一端子图案220的一部分可以形成为半圆形形状，所以只有第一端子图案220和主体图案210之间的间隔距离比除了第一端子图案220