导电膜及其制造方法
【技术领域】
[0001 ] 本申请要求了 2013年12月27日向韩国知识产权局提交的韩国专利申请No . 10-2013-0165199的优先权及权益，所述韩国专利申请的全部内容以引用的方式并入本文中。
[0002] 本公开涉及一种导电膜及制备所述导电膜的方法。
【背景技术】
[0003] 在聚合物膜或玻璃基板上形成导电微图案的导电基板用于各种领域中，诸如有机 太阳能电池、热丝玻璃、触控面板、透明显示器或柔性显示器。
[0004] 同时，可以各种方式制备形成导电微图案的此类导电基板，且举例来说，通常使用 如下方法:在透明基板上形成凹槽单元;在所述形成有凹槽单元的透明基板上形成导电层， 且接着移除形成于除所述凹槽单元以外的部分上的所述导电层。
[0005] 图1中展示使用此类方法制备的现有形成有导电微图案的导电基板的水平剖面 图，且图2中展示现有导电基板的A-A '剖面的垂直剖面图。如图1和图2所示，现有导电微图 案是借由在基板（20)上规则地配置在横向及纵向上具有恒定空间的导电图案（300)而形 成。本文中，可借由在形成有凹槽单元的透明基板上形成导电层且接着移除形成于除所述 凹槽单元以外的部分上的所述导电层来获得形成网格的导电图案(300)。
[0006] 然而，移除形成于除凹槽单元以外的部分上的导电层以形成图案的过程在图案的 线宽相对较宽时没有严重问题，然而，当形成线宽为5μπι或更小的微图案时，形成于凹槽单 元的壁表面上的导电层在移除形成于除凹槽单元以外的部分上的导电层时一起露出且被 移除，且受此影响，导电层的形成于凹槽单元的底表面上的部分有时被一起移除，且结果， 短路发生于所形成的导电微图案中，从而导致不良产品质量的问题。
[0007] 图案的线宽需要相对较宽以便防止此类问题，然而，在此情况下，存在所形成的图 案能以肉眼辨识到，但并不适合于用作透明基板的问题。
[0008] 因此，已迫切地需要开发具有极佳成膜特性且适合于用作透明基板（因为图案不 会以肉眼辨识到）的导电膜。
【发明内容】
[0009] 技术问题
[0010] 鉴于以上内容，本发明的目标提供一种具有极佳成膜特性且适合于用作透明基板 (因为图案不会以肉眼辨识到）的导电膜，以及一种用于制备所述导电膜的方法。
[0011] 技术方案
[0012] 在一个方面中，本发明提供一种导电膜，所述导电膜包含：多个凹槽单元，其水平 剖面是以网格形式（lattice form)形成；以及多个单元格，其为由所述凹槽单元围绕的区 域，其中所述凹槽单元的至少一部分包含经由分隔单元分隔而形成的导电图案。
[0013] 本文中，凹槽单元的最大深度可自〇 . 2μπι至ΙΟμπι，且凹槽单元的最大宽度可自0.1μ m 至 20μηι。
[0014] 此外，网格形式可包括借由横向延伸形成的凹槽单元、借由纵向延伸形成的凹槽 单元、以及这些凹槽单元相交的交点。
[0015] 同时，在根据本发明的导电膜中，基于凹槽单元的底表面测量的分隔单元的水平 剖面面积的总和可为凹槽单元的水平剖面面积的总和的5%至90%。
[0016] 此外，分隔单元的水平剖面的边界可包含直线、曲线、波浪线、Z字形线或其组合。 [0017]本文中，分隔单元的水平剖面形状的边界可为四边形、三角形、圆形、椭圆形、多边 形、通过连接具有不同曲率半径的两个或更多个圆弧而形成的图形、通过连接至少一个圆 弧与至少一条直线而形成的图形或这些形状的混合形式。
[0018] 同时，分隔单元的垂直剖面形状可为平面形状、凸面形状或凹面形状。
[0019] 此外，单元格的水平剖面形状可为四边形、三角形、圆形、椭圆形、多边形或这些形 状的混合形式。
[0020] 接下来，分隔单元与单元格可满足以下[式1]的关系。
[0021] [式 1]
[0023] (本文中，水平剖面面积意指基于导电膜的最上表面测量的值。）
[0024] 同时，在本发明中，经由分隔单元分隔而形成的导电图案的宽度可自0. Ιμπι至5μπι， 且通过连接不是经由分隔单元分隔形成的导电图案而形成的导电图案部分的宽度可自0.2 μπι 至 IOym0
[0025] 此外，在交点处形成的导电图案具有连接交点的4个拐角(corner)的十字形状，且 十字形导电图案的宽度可自〇· Iwn至ΙΟμπι。
[0026] 本文中，导电图案的厚度可自Ο.ΟΙμηι至3μηι。
[0027] 此外，导电图案可使用选自金、银、铜、铝、镍、铬、铂、碳、钼、镁、其合金、其氧化物、 或氧化硅中的一种或更多种类型而形成。本文中，可以两个或更多个层形成导电图案。
[0028] 在另一方面中，本发明提供一种用于制备导电膜的方法，其包含:在透明基板上形 成包含分隔单元的多个凹槽单元;在形成有多个所述凹槽单元的透明基板上形成导电层； 以及移除包含于多个所述凹槽单元中的分隔单元及形成于除所述凹槽单元以外的部分上 的导电层。
[0029] 本文中，形成多个凹槽单元可使用压印方法进行。
[0030] 此外，形成所述导电层可使用化学镀法、化学气相沉积方法、物理气相沉积方法或 湿式涂布方法进行。
[0031] 接下来，移除所述导电层的步骤可使用刮擦方法、分离方法或其组合而进行。
[0032]有利效果
[0033]根据本发明的导电膜在凹槽单元中包含分隔单元，且因此当与不包含分隔单元的 情况相比时，在相同面积中存在相对较多的连接部分。在连接形成于单元格或分隔单元上 的导电层与凹槽单元底表面的导电层的部分当中，这些连接部分尤其意指连接容易被破坏 的部分，例如边缘部分，且随着连接部分的数目增大，形成于凹槽单元底表面上的导电层在 移除导电层以便形成导电图案的过程中移除形成于单元格或分隔单元上的导电层时几乎 不受影响。因此，容易实现选择性地仅移除存在于分隔单元及单元格上的导电层的选择性 膜形成，且因此，获得显著改良导电膜产率的极佳效果。
[0034] 此外，根据本发明的导电膜与现有导电膜相比可形成具有精细线宽的图案，因此， 图案不会以肉眼辨识到，且可获得具有极佳透明度的膜。
【附图说明】
[0035] 图1图示其上形成有现有导电微图案的导电基板的水平剖面。
[0036]图2图不放大图1的A-A'部分的垂直剖面。
[0037] 图3图示根据本发明的其上形成有导电图案的导电膜的一个实例。
[0038] 图4至图7说明根据本发明的导电膜的水平剖面形状以便描述具有各种水平剖面 形状的凹槽单元及分隔单元。
[0039] 图8至图9说明根据本发明的不形成导电图案的导电膜的垂直剖面形状以便描述 具有各种垂直剖面形状的分隔单元。
[0040] 图10(a)及图10(b)为用于图示本发明的壁表面在凹槽单元组件之间的倾斜角度 的图。
[0041] 图11至图13说明根据本发明的形成一个导电层的导电膜的垂直剖面形状。
[0042] 图14至图16说明根据本发明的形成两个导电层的导电膜的垂直剖面形状。
[0043] 图17图示根据比较实施例1制备的导电膜的成膜特性的测试结果。
[0044]图18图示根据实施例1制备的导电膜的成膜特性的测试结果。
[0045] 图19为图示底表面的最低点与凹槽单元中的最上表面的最高点之间的高度的图。
[0046] 图20说明在包含经由分隔而形成于分隔单元上的导电图案的情况下的垂直剖面 形状。
[0047] 图21说明具有凸面形状、或在具有凸面形状的同时具有平面形状的分隔单元。
[0048] 图22说明具有凹面形状、或在具有凹面形状的同时具有平面形状的分隔单元。
[0049] 图23图示通过连接不是经由分隔单元分隔形成的导电图案而形成的导电膜的一 个实例。
[0050] [附图标记]
[0051] 10:导电膜
[0052] 20:透明基板
[0053] 100:凹槽单元
[0054] 110:凹槽单元的宽度
[0055] 120:凹槽单元的深度
[0056] 130:凹槽单元的壁表面
[0057] 140:凹槽单元的底表面
[0058] 200:单元格
[0059] 300:导电图案
[0060] 310:经由分隔形成的导电图案的宽度
[0061] 320:经由连接形成的导电图案的宽度
[0062] 330:十字形导电图案的宽度
[0063] 340:导电图案的厚度
[0064] 400:形成于第二层上的导电图案
[0065] 500:分隔单元
[0066] 510:分隔单元的最高点自凹槽单元的底表面的高度 [0067] 520:分隔单元的最低点自凹槽单元的底表面的深度
【具体实施方式】
[0068] 下文中，将参考附图描述本发明的优选实施方式。然而，本发明的实施方式可修改 为各种其它形式，且本发明的范畴不限于下文描述的实施方式。此外，提供本发明的实施方 式以便向本领域的技术人员更完整地描述本发明。在附图中，可能为更清楚的描述而夸大 组件的形状及大小等。
[0069] 为更好地理解，图3说明相对于根据本发明的导电膜（10)的平面在水平方向上切 割所述导电膜的凹槽单元（100)的剖面(下文中称为水平剖面）的形状。如图3中所示，根据 本发明的导电膜(10)包括多个凹槽单元(1〇〇)，其水平剖面形成为网格形式;及多个单元格 (200)，所述单元格为由凹槽单元(100)围绕的区域，其中凹槽单元(100)包含其至少一部分 是通过经由分隔单元(500)分隔而形成的导电图案(300)。
[