，使原本阵列式塑封体，切割或是冲切独立开来，制得多芯片多搭堆叠夹芯封装结构。
[0028]上述步骤中，步骤五与步骤六第一引线框压合第二引线框形成整体框架并使用压板进行回流焊，可以在步骤八第二引线框植入第二芯片后进行实施。
[0029]上述步骤中，步骤二、步骤四和步骤九可通过不同机台同时进行。
[0030]参见图2?图6，本发明一种多芯片多搭堆叠夹芯封装结构，它包括第一引线框21、第二引线框22、第三引线框23、第一芯片24和第二芯片25，所述第二引线框22和第三引线框23呈Z形，所述Z形的第二引线框22包括第一上水平段221、第一中间连接段222和第一下水平段223，所述Z形的第三引线框23包括第二上水平段231、第二中间连接段232和第二下水平段233，所述第一芯片24夹设在第一引线框21与第一上水平段221之间，所述第一芯片24的正面和背面分别通过锡膏26与第一上水平段221和第一引线框21电性连接，所述第二芯片25夹设在第一上水平段221与第二上水平段231之间，所述第二芯片25的正面和背面分别通过锡膏26与第二上水平段231和第一上水平段221电性连接，所述第一引线框21、第二引线框22和第三引线框23外包封有塑封料27，所述第一引线框21下表面暴露于塑封料27之夕卜，所述第一下水平段223下表面和第二下水平段233下表面分别搭设在第一引线框21上表面上。
[0031]所述第一引线框21、第二引线框22和第三引线框23均为整体框架，其材质可以为合金铜材、纯铜材、铝镀铜材、锌镀铜材、镍铁合金材，也可以为其它CTE范围是8*10~-6/°C?25*10 -6/°C的导电材质。
[0032]所述第一芯片24和第二芯片25为可以与金属锡结合的二极芯片、三极芯片或多极芯片。
[0033]除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
【主权项】
1.一种多芯片多搭堆叠夹芯封装结构，其特征在于:它包括第一引线框(21)、第二引线框(22)、第三引线框(23)、第一芯片(24)和第二芯片(25)，所述第二引线框(22)和第三引线框(23)呈Z形，所述Z形的第二引线框(22)包括第一上水平段(221)、第一中间连接段(222)和第一下水平段(223)，所述Z形的第三引线框(23)包括第二上水平段(231)、第二中间连接段(232)和第二下水平段(233)，所述第一芯片(24)夹设在第一引线框(21)与第一上水平段(221)之间，所述第一芯片(24)的正面和背面分别通过锡膏(26)与第一上水平段(221)和第一引线框(21)电性连接，所述第二芯片(25)夹设在第一上水平段(221)与第二上水平段(231)之间，所述第二芯片(25)的正面和背面分别通过锡膏(26)与第二上水平段(231)和第一上水平段(221)电性连接，所述第一引线框(21)、第二引线框(22)和第三引线框(23)外包封有塑封料(27)，所述第一引线框(21)下表面暴露于塑封料(27)之外，所述第一下水平段(223)下表面和第二下水平段(233)下表面分别搭设在第一引线框(21)上表面上。2.根据权利要求1所述的一种多芯片多搭堆叠夹芯封装结构，其特征在于:所述第一引线框(21)、第二引线框(22)和第三引线框(23)均为整体框架。3.—种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于所述方法包括如下步骤: 步骤一、提供第一引线框； 步骤二、在第一引线框基岛区域通过网板印刷的方式涂覆锡膏； 步骤三、在步骤二中第一引线框基岛区域涂覆的锡膏上植入第一芯片； 步骤四、提供第二引线框，所述第二引线框为Z形，所述Z形的第二引线框包括第一上水平段、第一中间连接段和第一下水平段，在第二引线框的第一上水平段下表面和第一下水平段下表面通过网板印刷的方式涂覆锡膏； 步骤五、将第二引线框的第一上水平段压合在第一引线框上表面的第一芯片上，且第二引线框的第一下水平段下表面搭设在第一引线框上表面上，压合后第一引线框和第二引线框形成整体框架； 步骤六、将步骤五形成的整体框架上下表面用压板压住，进行回流焊； 步骤七、完成回流焊后，在第二引线框的第一上水平段的上表面通过网板印刷的方式涂覆锡膏； 步骤八、在步骤七中第二引线框的第一上水平段上表面涂覆的锡膏上植入第二芯片；步骤九、提供第三引线框，所述第三引线框为Z形，所述Z形的第三引线框包括第二上水平段、第二中间连接段和第二下水平段，在第三引线框的第二上水平段下表面和第二下水平段下表面通过网板印刷的方式涂覆锡膏； 步骤十、将第三引线框的第二上水平段压合在第二引线框的第一上水平段上表面的第二芯片上，且第三引线框的第二下水平段下表面搭设在第一引线框上表面上，压合后第一引线框、第二引线框和第三引线框形成整体框架； 步骤十一、将步骤十形成的整体框架上下表面用压板压住，进行回流焊； 步骤十二、将步骤十一经过回流焊后的整体框架采用塑封料进行塑封； 步骤十三、将步骤十二完成塑封的半成品进行切割或是冲切作业，使原本阵列式塑封体，切割或是冲切独立开来，制得多芯片多搭堆叠夹芯封装结构。4.根据权利要求3所述的一种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于:所述第一引线框、第二引线框和第三引线框的材质可以为合金铜材、纯铜材、铝镀铜材、锌镀铜材、镍铁合金材，也可以为其它CTE范围是8*10~-6/°C?25*10~-6/°C的导电材质。5.根据权利要求3所述的一种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于:所述第一芯片和第二芯片为可以与金属锡结合的二极芯片、三极芯片或多极芯片。6.根据权利要求3所述的一种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于:所述压板材质的热膨胀系数CTE与第一引线框、第二引线框和第三引线框材质的热膨胀系数 CTE 接近，其CTE 范围是8* I O' -6/ °C ?25* I O' -6/ °C。7.根据权利要求3所述的一种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于:所述步骤二、步骤四和步骤九可通过不同机台同时进行。8.根据权利要求3所述的一种多芯片多搭堆叠夹芯封装结构的工艺方法，其特征在于:步骤五与步骤六第一引线框压合第二引线框形成整体框架并使用压板进行回流焊，可以在步骤八第二引线框植入第二芯片后进行实施。
【专利摘要】本发明涉及一种多芯片多搭堆叠夹芯封装结构及其工艺方法，所述方法包括以下步骤：步骤一、提供第一引线框；步骤二、在第一引线框上涂覆锡膏；步骤三、在第一引线框锡膏上植入第一芯片；步骤四、提供第二引线框，在第二引线框上涂覆锡膏；步骤五、将第二引线框压合在第一芯片上；步骤六、进行回流焊；步骤七、在第二引线框上涂覆锡膏；步骤八、在第二引线框上植入第二芯片；步骤九、提供第三引线框，在第三引线框上涂覆锡膏；步骤十、将第三引线框压合在第二芯片上；步骤十一、进行回流焊；步骤十二、塑封料塑封；步骤十三、切割或冲切作业。本发明的有益效果是：增加产品热消散的能力，降低产品的封装电阻。且整条产品可一体成型，生产效率高。
【IPC分类】H01L23/495, H01L21/60
【公开号】CN105633050
【申请号】CN201510995805
【发明人】刘恺, 梁志忠, 王赵云, 陈益新
【申请人】江苏长电科技股份有限公司
【公开日】2016年6月1日
【申请日】2015年12月24日