半导体封装器件的电磁干扰屏蔽处理工艺的制作方法
【技术领域】
[0001]本发明涉及一种半导体封装器件的电磁干扰屏蔽处理工艺，尤其是一种能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使是在半导体封装器件的底面形成凸起的状态下，也能够通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能的半导体封装器件的电磁干扰屏蔽处理工艺。
【背景技术】
[0002]近来伴随着电子设备的小型化、薄型化、多功能化，需要能够快速处理大量信息的高密度集成的半导体芯片。因此，最近出现了能够解决上述问题的BGA半导体封装器件。
[0003]这种BGA半导体封装器件为了对细间距表面组装技术和高密度集成技术限制下的功能和品质进行完善，兼备传统的防引脚(Lead)损伤、体积及大小最小化、优秀的电气功能特性及热学特性、封装器件的投入产出比率、基板组装的投入产出比率、其他多芯片模块的扩展以及从设计到生产的周期最小化等优点。
[0004]此外，伴随高密度集成BGA半导体封装器件的品质可靠性的提升，其可应用领域越来越广泛，而且还能够适用于要求超小型的各类电子周边器械中，其价格竞争力较高，能够获得高附加价值。
[0005]为了能够内置更多的高密度集成回路，这种BGA半导体封装器件采用如下所述的基本结构，即在回路基板中配备回路图案以及用于粘贴半导体芯片的芯片搭载部，在半导体芯片的回路与回路基板的回路图案之间利用线缆进行连接结合，并利用化合物材质对包含半导体芯片和线缆以及一部分回路图案的封装成型部区域进行封装，同时在回路基板的金属层溶解固定小球，使半导体芯片的回路与小球实现键合。
[0006]此外，上述回路基板的内部包含平面层(Plane Layer)、平面层外部的环氧树脂层、环氧树脂层外部的信号层、信号层外部的阻焊层，形成厚度较薄的薄板形态。
[0007]除此之外，最近为了保护电子产品的使用者免受使用过程中所产生的电磁干扰的影响，各个国家都在积极推荐或强制推行半导体电子装置的电磁干扰(electro magneticinterference)防护手段，而利用这种电磁干扰防护的电磁干扰屏蔽结构可以通过注册专利通报第10-0258351号“半导体封装器件”进行确认。
【发明内容】
[0008]技术课题
[0009]但是，如上所述的这种现有的电磁干扰防护手段，是采取一种向形成有开放部的屏蔽手段填充化合物材质的结构，而这种方式不仅有难以逐个适用于小型半导体封装器件的问题，还有生产性能低下且工程费用较高的问题，同时其电磁干扰的屏蔽效果也不尽人
O
[0010]因此，本申请人通过开发出半导体封装器件的电磁干扰屏蔽处理工艺，使得半导体封装器件的电磁干扰防护更加容易实现。
[0011]用于解决课题的手段
[0012]本发明的目的在于提供一种半导体封装器件的电磁干扰屏蔽处理工艺，使其能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使是在半导体封装器件的底面形成凸起的状态下，也能够通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能。
[0013]为了实现上述目的，适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺的特征在于，包括:胶带粘贴步骤，通过在框架的底面粘贴胶带的边缘，在框架的内部形成胶带层;切割步骤，在上述胶带中按照一定间隔形成小孔;半导体封装器件粘贴安装步骤，将半导体封装器件的底面边缘粘贴到胶带的上侧面并使在半导体封装器件的底面形成的凸起被嵌入到胶带的小孔中，从而在胶带的上侧面按照一定间隔粘贴安装上述半导体封装器件;涂层步骤，在上述胶带的上部进行涂层操作，从而在粘贴在胶带上侧面中的半导体封装器件和胶带的上侧面形成涂层;借此在除半导体封装器件的底面之外的其他五个面同时形成涂层。
[0014]发明效果
[0015]适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺，尤其是一种能够通过单次的涂层操作，对按照一定间隔粘贴在胶带上侧面的多个半导体封装器件同时进行涂层处理，而且即使在半导体封装器件的底面形成凸起的状态下，也可以通过将半导体封装器件的底面边缘粘贴到胶带中并使凸起部分被插入安装到小孔中，从而在进行涂层处理时能够在除了形成有凸起的半导体封装器件底面之外的其他五个面同时形成涂层，从而降低制造成本并提高其生产性能的半导体封装器件的电磁干扰屏蔽处理工艺。
【附图说明】
[0016]图1是适用本发明的半导体封装器件的电磁干扰屏蔽处理工艺顺序图。
[0017]图2是本发明中的胶带粘贴步骤斜视图。
[0018]图3是本发明中的半导体封装器件粘贴步骤斜视图。
[0019]图4是本发明中的涂层步骤截面图。
[0020]图5是图4中的A部分放大图。
[0021]图6是图4中的B部分放大图。
[0022]图7是本发明中的胶带切割步骤斜视图。
[0023]图8是本发明中将形成有凸起的半导体封装器件粘贴到形成有小孔的胶带中的半导体封装器件粘贴步骤的底面斜视图。
[0024]图9是在本发明中对形成有凸起的半导体封装器件进行涂层处理的涂层步骤截面图。
[0025]图10是图9中的A部分放大图。
[0026]图11是图9中的B部分放大图。
[0027]*符号说明*
[0028]D1，D2:宽度
[0029]1:框架
[0030]10:胶带
[0031]11:小孔
[0032]20:半导体封装器件
[0033]21:凸起
[0034]30:涂层
【具体实施方式】
[0035]为了解决上述问题，本发明采取如下所述的结构。
[0036]如图1至图11所示，本发明涉及一种通过对半导体封装器件进行涂层处理而实现电磁干扰屏蔽效果的半导体封装器件的电磁干扰屏蔽处理工艺，其特征在于，包括:胶带粘贴步骤S10，通过在框架I的底面粘贴胶带10的边缘，在框架I的内部形成胶带10层;半导体封装器件粘贴安装步骤S20，将半导体封装器件20按照一定间隔粘贴安装到胶带10的上侧面;涂层步骤S30，在上述胶带10的上部进行涂层操作，从而对粘贴在胶带10上侧面中的半导体封装器件20和胶带10的上侧面进行涂层处理;借此在除半导体封