材料，或是包括Al2O3,以其上述材料的复合层。栅极导电层3B则可为多晶硅、多晶锗硅、或金属，其中金属可包括Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物，栅极导电层3B中还可掺杂有C、F、N、0、B、P、As等元素以调节功函数。栅极导电层3B与栅极绝缘层3A之间还优选通过PVD、CVD、ALD等常规方法形成氮化物的阻挡层(未示出)，阻挡层材质为1具^1具、1^1具、1^1:^具，其中1为了&、11、!^、2110、￥或其它元素。更优选地，栅极导电层3B与阻挡层不仅采用上下叠置的复合层结构，还可以采用混杂的注入掺杂层结构，也即构成栅极导电层3B与阻挡层的材料同时沉积在栅极绝缘层3A上，因此栅极导电层包括上述阻挡层的材料。优选地，如图3左侧所示，在栅极堆叠结构3沿第一方向的两侧形成侧墙4，其材质例如氮化硅、氮氧化硅、氮碳化硅、类金刚石无定形碳等及其组合。随后，任选的，以第一栅极堆叠结构3和栅极侧墙4为掩模，对第一鳍片结构IF执行轻掺杂源漏掺杂注入，在第一栅极堆叠结构3沿第一方向(也即A-A’方向)两侧在第一鳍片IF中/上形成了轻掺杂的源漏延伸区(1LS/1LD)。
[0041]随后，如图4所示，在栅极堆叠结构3沿第一方向两侧的鳍片结构IF中形成多孔结构1P。在本发明一个优选实施例中，采用电化学刻蚀工艺形成多孔结构1P。电化学刻蚀溶液(阳极氧化溶液)包含刻蚀剂和清除剂，刻蚀剂例如选自包含有Br-、Br2, SO42-, Cl-、P033-、Cr2072-、Cr042-、Cr3-、Cr02-、0H-、F_、异丙醇基团之中的至少一种，浓度范围为0.01?
0.5M(mol/L)并优选0.1?0.15M ;清除剂选自含有巯基(-SH)的氨基酸类化合物、苯酚、无机亚砷酸、二甲基酰胺、乙醇等，浓度范围为0.001?0.2M并优选0.08M。电化学刻蚀时，用上述阳极氧化溶液对栅极堆叠结构3、栅极侧墙4两侧暴露出来的鳍片结构IF进行阳极氧化，采用恒电流法并选用0.1?25mA/cm2、优选I?18mA/cm2之间的阳极氧化电流密度，腐蚀温度例如3?18摄氏度，刻蚀时间例如10?25分钟，在暴露处的鳍片结构IF顶部、侧壁以及中部形成了多个微孔，而使得暴露的鳍片IF构成了多孔鳍片结构1P。在本发明一个优选实施例中，之前进行的源漏轻掺杂使得IF具有p+掺杂(例如注入含有B、BF2+、In等)，选用氢氟酸、水、乙醇混合电解液进行电化学刻蚀，电流密度例如15mA/cm2，刻蚀温度例如15摄氏度，刻蚀时间例如20分钟，由此在暴露出的鳍片结构IF中形成了中间多孔(mesoporous)层1P。多孔鳍片结构IP的多孔率(例如空隙体积占总体积的百分比)为55?70%并优选60%。如此制备的多孔结构IP相对于原始的Si或其他材料的衬底I刻蚀得到的IF而言是柔软的材料。结果，当在鳍片结构IF上后续外延形成晶格失配(材料例如GaAs、SiGe等)的抬升源漏区时，不同于现有技术的应力累积，多孔组件IP将形变而吸收了一部分失配应力并且允许上部鳍片或者外延在其上的抬升源漏区弛豫(relax)。虽然本发明一个实施例中列举了电化学刻蚀工艺形成多孔材料，但是本发明也可以采用其他刻蚀工艺获得多孔结构。例如，可以采用等离子体干法刻蚀或反应离子刻蚀，调整刻蚀气体的配比(例如碳氟基气体中的碳氟原子数目比、或者卤素刻蚀气体与氧化性气体之间的流速比)使得刻蚀为各向同性刻蚀，并且随机杂乱地、或者周期性有序的改变气体流量或配比，使得在各个时间点上横向刻蚀速率不相等，从而在鳍片IF顶部和侧壁也形成了图4所示的多孔鳍片结构IP。
[0042]最后，如图5所示，以多孔鳍片结构IP为种晶层，外延生长抬升源漏区5。例如采用PECVD、HDPCVD、MOCVD、MBE、ALD等工艺，在多孔鳍片结构IP的顶部以及两侧(沿第二方向，Al-Al'或A2-A2’方向)外延生长形成外延层5以用作未来器件的抬升源漏区，从而减小接触电阻。优选地，外延层5的晶格常数与多孔结构IP(鳍片结构1F、衬底I)的晶格常数不同，例如当衬底1、鳍片1F、多孔鳍片结构IP为单晶体Si时，外延层5材质为SiGe、SiGeC、SiC、S1:H、GaAs、GaN、InP、InAs等，以使得外延层5与多孔鳍片结构IP之间由于晶格失配而具有应变(拉应力或压应力)，这种应变作用于器件的沟道区(被栅极堆叠结构3覆盖的未形成多孔结构的鳍片IF部分)从而提高了载流子迀移率，提高了器件的驱动能力。如图5右侧所示，外延层5不仅形成在多孔鳍片结构IP侧面和顶部，还填充了 IP的多个微孔隙，从而大大增加了两者之间的界面面积，有利于减小接触电阻以及减小应变累积，从而有利的提高了器件可靠性。优选地，在生长外延层5之前，进一步在外延层5与多孔鳍片结构IP之间形成超薄的(例如仅0.8?2nm)的缓冲层(未示出)，其晶格常数介于多孔鳍片结构IP与外延层5之间，减小了界面位错密度，从而进一步增强了抬升源漏区的可靠性。通常，外延生长会在各个方向发生，因此外延层5在达到栅极堆叠结构3高度之后可以覆盖整个器件区域。为了避免源漏区域短路，可以在生长外延层5之后执行CMP等工序以平坦化外延层5直至暴露栅极堆叠结构3和栅极侧墙4。随后，可以继续执行后续工艺完成FinFET器件制造。例如在后栅工艺中，沉积层间介质层覆盖整个晶片，选择性刻蚀去除栅极堆叠结构3而露出下方的未形成微孔的鳍片结构IF以用作沟道区，在沟道区上依次沉积高k材料的栅极绝缘层和导电材料的栅极导电层，刻蚀层间介质层直至形成暴露了作为抬升源漏区5的外延层的源漏接触孔，在源漏接触孔中填充金属形成接触插塞，完成源漏电连接。
[0043]由此形成的FinFET器件结构具有如图5所示的结构，包括在衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的外延生长的抬升源漏区，其中，栅极堆叠结构沿第一方向两侧的多个鳍片结构为多孔鳍片结构。其他具体结构和材质以及相应的形成工艺已经参照附图列举在以上说明中，在此不再赘述。
[0044]依照本发明的半导体器件及其制造方法，通过电化学刻蚀工艺形成的软性多孔鳍片结构吸收一部分失配应变以允许上部鳍片结构弛豫，提高FinFET器件源漏抬升区与鳍片界面的可靠性。
[0045]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【主权项】
1.一种半导体器件，包括在衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的外延生长的抬升源漏区，其中，栅极堆叠结构沿第一方向两侧的多个鳍片结构为多孔鳍片结构。2.如权利要求1的半导体器件，其中，多孔鳍片结构的多孔率为55%?70%。3.如权利要求1的半导体器件，其中，外延生长的抬升源漏区不仅分布在多孔鳍片结构的顶部和侧壁，还填充了多孔鳍片结构中的微孔。4.如权利要求1的半导体器件，其中，抬升源漏区的晶格常数不同于衬底和/或多个鳍片结构。5.如权利要求4的半导体器件，其中，抬升源漏区的材料选自SiGe、SiGeC、SiC、S1:H、GaAs、GaN、InP、InAs的任一种及其组合。6.如权利要求1的半导体器件，其中，抬升源漏区与多孔鳍片结构之间还具有缓冲层。7.如权利要求1的半导体器件，其中，抬升源漏区顶部与栅极堆叠结构顶部齐平。8.一种半导体器件制造方法，包括: 在衬底上形成沿第一方向延伸分布的多个鳍片结构； 横跨多个鳍片结构形成沿第二方向延伸分布的栅极堆叠结构； 刻蚀栅极堆叠结构沿第一方向两侧的多个鳍片结构形成多孔鳍片结构； 在多孔鳍片结构上外延生长抬升源漏区。9.如权利要求8的半导体器件制造方法，其中，所述刻蚀为电化学刻蚀。10.如权利要求9的半导体器件制造方法，其中，电化学刻蚀溶液包含刻蚀剂和清除剂，刻蚀剂选自包含有 Br、Br2, SO42、Cl-、PO33、Cr2O72、CrO42、Cr3、CrO2、OH、F、异丙醇基团之中的任一种及其组合，清除剂选自含有巯基(-SH)的氨基酸类化合物、苯酚、无机亚砷酸、二甲基酰胺、乙醇的任一种及其组合。11.如权利要求9的半导体器件制造方法，其中，外延生长抬升源漏区之前进一步包括，在多孔鳍片结构上形成缓冲层。12.如权利要求9的半导体器件制造方法，其中，抬升源漏区的晶格常数不同于多孔鳍片结构。13.如权利要求12的半导体器件制造方法，其中，抬升源漏区的材料选自SiGe、SiGeC、SiC、S1:H、GaAs、GaN、InP、InAs 的任一种及其组合。14.如权利要求9的半导体器件制造方法，其中，多个鳍片结构注入具有P型掺杂。15.如权利要求9的半导体器件制造方法，其中，外延生长抬升源漏区之后进一步包括，平坦化抬升源漏区直至暴露栅极堆叠结构。
【专利摘要】一种半导体器件，包括在衬底上沿第一方向延伸分布的多个鳍片结构、横跨多个鳍片结构沿第二方向延伸分布的栅极堆叠结构、在栅极堆叠结构沿第一方向两侧的外延生长的抬升源漏区，其中，栅极堆叠结构沿第一方向两侧的多个鳍片结构为多孔鳍片结构。依照本发明的半导体器件及其制造方法，通过电化学刻蚀工艺形成的软性多孔鳍片结构吸收一部分失配应变以允许上部鳍片结构弛豫，提高FinFET器件源漏抬升区与鳍片界面的可靠性。
【IPC分类】H01L21/336, H01L29/423, H01L29/78
【公开号】CN105702729
【申请号】CN201410710732
【发明人】钟汇才, 罗军, 赵超, 朱慧珑
【申请人】中国科学院微电子研究所
【公开日】2016年6月22日
【申请日】2014年11月27日