半导体发光元件及其制造方法
【专利摘要】本发明的实施方式提供一种能够提高效率的半导体发光元件及其制造方法。根据实施方式，半导体发光元件包含：基体；第1导电型的第1半导体层；第2导电型的第2半导体层，设置在所述基体与所述第1半导体层之间；第3半导体层，设置在所述第1半导体层与所述第2半导体层之间；及金属层，设置在所述基体与所述第2半导体层之间。所述基体具有所述金属层侧的第1面及与所述第1面为相反侧的第2面。所述第2面为凸状。
【专利说明】半导体发光元件及其制造方法
[0001][相关申请]
[0002]本申请享有以日本专利申请2015-51703号(申请日:2015年3月16日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
[0003]本发明的实施方式涉及一种半导体发光元件及其制造方法。
【背景技术】
[0004]发光二极管(LED)等半导体发光元件例如用于显示装置或照明等。如果将这种半导体发光元件形成在量产性优异的硅衬底上，那么容易产生因晶格常数及热膨胀系数等的差异而引起的缺陷及裂痕。由此，发光特性降低，效率降低。
【发明内容】
[0005]本发明的实施方式提供一种能够提高效率的半导体发光元件及其制造方法。
[0006]根据本发明的实施方式，半导体发光元件包含:基体;第I导电型的第I半导体层；第2导电型的第2半导体层，设置在所述基体与所述第I半导体层之间；第3半导体层，设置在所述第I半导体层与所述第2半导体层之间;及金属层，设置在所述基体与所述第2半导体层之间。所述基体具有所述金属层侧的第I面及与所述第I面为相反侧的第2面。所述第2面为凸状。
【附图说明】
[0007]图1(a)?(d)是例示实施方式的半导体发光元件的示意图。
[0008]图2是例示实施方式的半导体发光元件的示意性剖视图。
[0009]图3(a)?(g)是例示实施方式的半导体发光元件的制造方法的示意性剖视图。
[0010]图4是例示实施方式的半导体发光元件的特性的曲线图。
[0011 ]图5是例示实施方式的半导体发光元件的特性的曲线图。
[0012]图6是例示实施方式的半导体发光元件的特性的曲线图。
[0013]图7是例示实施方式的半导体发光元件的特性的曲线图。
【具体实施方式】
[0014]以下，一边参照附图，一边对本发明的各实施方式进行说明。
[0015]此外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实际相同。另外，即便在表示相同部分的情况下，也会存在相互的尺寸或比率因附图而表示为不同的情况。
[0016]此外，在本申请的说明书及各图中，对与关于已出现过的图在上文中已叙述过的要素相同的要素标注相同符号，并适当省略详细说明。
[0017]图1(a)?图1(d)是例示实施方式的半导体发光元件的示意图。
[0018]图1(a)是图1(b)的A1-A2线剖视图。图1(b)是从图1(a)的箭头AA观察的俯视图。图1(c)是将包含图1(b)所示的第6位置P6的区域放大的剖视图。图1(d)是将包含图1(b)所示的第7位置P7的区域放大的剖视图。
[0019]如图1(a)所示，本实施方式的半导体发光元件110包含基体70、第I半导体层10、第2半导体层20、第3半导体层30、及金属层75。
[0020]第I半导体层10为第I导电型。第2半导体层20设置在基体70与第I半导体层10之间。第2半导体层20为第2导电型。
[0021]例如，第I导电型是η型，第2导电型是ρ型。也可以第I导电型为ρ型，第2导电型为η型。在以下的说明中，设为第I导电型为η型，第2导电型为ρ型。
[0022]第3半导体层30设置在第I半导体层10与第2半导体层20之间。第3半导体层30包含发光层。第3半导体层30成为发光部。
[0023]第I半导体层10、第2半导体层20及第3半导体层30例如使用氮化物半导体。第I半导体层10例如包含第I导电型(η型)的GaN层11。第I半导体层10例如含有Si。第2半导体层20例如包含P型的GaN层。第2半导体层20也可以含有ρ型的AlGaN。第2半导体层20例如含有Mg。第3半导体层30包含阱层及障壁层。阱层例如含有InGaN。障壁层例如含有GaN。障壁层也可以含有InGaN。此时，障壁层中的In的组成比低于阱层中的In的组成比。
[0024]在该例中，还设置着低杂质浓度层12。在低杂质浓度层12与第3半导体层30之间配置第I半导体层10(GaN层11)。低杂质浓度层12中的杂质浓度(第I导电型的杂质浓度)低于GaN层11中的杂质浓度(第I导电型的杂质浓度)。低杂质浓度层12含有GaN、AlGaN及AlN中的至少任一种。在半导体发光元件110中，也可以将低杂质浓度层12省略或去除。
[0025]第I半导体层10、第2半导体层20及第3半导体层30包含于积层体15。在设置低杂质浓度层12的情况下，低杂质浓度层12包含于积层体15。
[0026]金属层75设置在基体70与第2半导体层20之间。金属层75例如为接合层。例如，第2半导体层20与金属层75电连接。
[0027]在本实施方式中，半导体发光元件110还包含第I电极45及第2电极55。
[0028]第I半导体层10的一部分(GaN层11的一部分)配置在第I电极45与金属层75之间。第I半导体层10的该一部分配置在第I电极45与第3半导体层30之间。
[0029]第2电极55与金属层75电连接。在该例中，在第2电极55与基体70之间，配置金属层75。
[0030]将从基体70朝向第2半导体层20的方向设为Z轴方向。将相对于Z轴方向垂直的一个方向设为X轴方向。将相对于Z轴方向及X轴方向垂直的方向设为Y轴方向。将Z轴方向设为第I方向。
[0031]在基体70之上设置金属层75，在金属层75的一部分之上设置第2电极55。在金属层75的另一部分之上，依序设置第2半导体层20、第3半导体层30及第I半导体层10。
[0032]在本申请的说明书中，“设置在……上的状态”包含在第I要素之上与第I要素相接而设置第2要素的状态。进而，“设置在……上的状态”包含在第I要素之上设置第3要素，且在第3要素之上设置第2要素的状态。“形成在……上的状态”包含在第I要素之上与第I要素相接而形成第2要素的状态。进而，“形成在……上的状态”包含在第I要素之上形成第3要素，且在第3要素之上形成第2要素的状态。
[0033]在该例中，还设置着导电层41。在导电层41与第3半导体层30之间设置第I半导体层10的一部分(GaN层11的一部分)。导电层41电连接于第I电极45。导电层41例如为细线电极。
[0034]对第I电极45与第2电极55之间施加电压。电流经由第I半导体层10、金属层75及第2半导体层20被供给到第3半导体层30。从第3半导体层30发出光。光从第I半导体层10侧出射到半导体发光元件110的外部。半导体发光元件110例如为LED。
[0035]在积层体15的表面(在该例中为低杂质浓度层12的表面)设置着凹凸10dp。通过凹凸1dp，提高光的提取效率。
[0036]在本实施方式中，金属层75含有N1、Ag、P及Sn中的至少任一种。基体70含有S1、氮化招、及Ah-X-yInxGay03(O Sx，y S I)中的至少任一种。
[0037]基体70例如使用硅衬底等。基体70也可以为例如金属衬底等。
[0038]半导体发光元件110的X-Y平面上的形状例如为长方形(包含正方形)。将长方形的一个边的延伸方向设为X轴方向。将长方形的另一个边的延伸方向设为Y轴方向。半导体发光元件110具有沿Y轴方向的长度LI及沿X轴方向的长度L2。长度LI及长度L2中的至少任一长度对应于半导体发光元件110的芯片尺寸。在半导体发光元件110的X-Y平面上的形状为正方形的情况下，长度LI与长度L2相同，芯片尺寸设为长度LI。在半导体发光元件110的X-Y平面上的形状为除正方形以外的长方形的情况下，长度LI比长度L2长，芯片尺寸设为长度Ll0
[0039]如图1(a)所示，基体70具有第I面70a及第2面70b。第I面70a是金属层75侧的面。第2面70b是与第I面70a为相反侧的面。积层体15具有第3面15a及第4面15b。第3面15a是金属层75侧(基体70侧)的面。第4面15b是与第3面15a为相反侧的面。第3面15a例如是第2半导体层20侧的面。第4面15b例如是第I半导体层10侧的面。
[0040]半导体发光元件110为薄膜(Thin Film)型。在半导体发光元件110中，将半导体层生长时所使用的衬底去除。因此，第I电极45与金属层75之间的距离tl5短。距离tl5例如为0.5微米(μπι)以上且5μπι以下。通过采用Thin Film型，能够获得高散热性。由此，能够获得高效率。
[0041 ]在半导体发光元件110中，设置翘曲。以下，对翘曲进行说明。
[0042]图2是例示实施方式的半导体发光元件的示意性剖视图。
[0043]图2表示半导体发光元件110的翘曲。在图2的曲线图中，横轴是Y轴方向的位置Py。纵轴是半导体发光元件110的翘曲率ffr0(百分比:％)。翘曲率WrO是对应于基体70的第2面70b(下表面)的翘曲量WaO的值。翘曲率WrO是以半导体发光元件110的芯片尺寸(长度LI)将翘曲量WaO标准化后所得的值。即，翘曲率WrO为Wal/Ll。在基体70的第2面70b为凸状的情况下，翘曲设为负，在基体70的第2面70b为凹状的情况下，翘曲设为正。在翘曲为负的状态下，积层体15的第4面15b为凹状，在翘曲为正的情况下，积层体15的第4面15b为凸状。
[0044]如图2所示，半导体发光元件110具有负的翘曲。基体70的第2面70b为凸状。通过负的翘曲，如下所述，能够对积层体15(例如第I半导体层10)设置应力。这种翘曲例如能在半导体发光元件110的制造过程中形成。
[0045]以下，对半导体发光元件110的制造方法的例子进行说明。
[0046]图3(a)?图3(g)是例示实施方式的半导体发光元件的制造方法的示意性剖视图。
[0047]如图3(a)所示，准备衬底50。衬底50例如为硅衬底。衬底50是生长用衬底。衬底50实质上平坦。衬底50的翘曲小。
[0048]如图3(b)所示，在衬底50之上生长积层体15。即，使第I半导体层10生长在衬底50(例如硅衬底)之上。使第3半导体层30生长在第I半导体层10之上。使第2半导体层20生长在第3半导体层30之上。此时，在衬底50之上，形成低杂质浓度层12，且在低杂质浓度层12之上形成半导体层10。低杂质浓度层12例如为缓冲层。
[0049]在该生长中例如使用M0CVD(MetalOrganic Chemical Vapor Deposit1n，金属有机化学气相沉积)法。生长的温度例如为800°C以上且1200°C以下。生长温度例如根据所要生长的层而变更。在该生长之后，恢复到室温。
[0050]—般来说，如果在硅衬底之上形成氮化物半导体层，那么会发生翘曲。该翘曲为下凸状。该翘曲由衬底50与积层体15之间的热膨胀系数的差、或衬底50与积层体15之间的晶格常数的差等引起。此时，对积层体15施加拉伸应力，而容易产生裂痕。拉伸应力是沿着半导体层的层面的方向的应力。
[0051]然而，通过形成适当条件的缓冲层，能够将压缩应力蓄积在缓冲层及积层体15中。压缩应力是沿着半导体层的层面的方向的应力。在实施方式中，使用适当条件的缓冲层。
[0052]在图3(b)中，关于本实施方式图示着在生长后恢复到室温的状态。利用压缩应力，在包含衬底50、缓冲层(低杂质浓度层12)及积层体15的加工体PB，产生了上凸状的翘曲。此时，对积层体15施加着压缩应力。因此，裂痕的产生被抑制。
[0053]将图3(b)所示的步骤设为第I步骤STl。
[0054]如图3(c)所示，在积层体15之上形成金属膜75a(成为金属层75的至少一部分)。即，金属层75的至少一部分的金属膜75a形成在第2半导体层20之上。在形成该金属膜75a之后，维持上凸状的翘曲。
[0055]将图3(c)所示的步骤设为第2步骤ST2。
[0056]如图3(d)所示，将基体70与加工体PB接合。例如，在基体70的表面形成着另一金属膜。使该金属膜与成为金属层75的至少一部分的金属膜相对向并接合。这些金属膜成为金属层75。在接合后，仍维持上凸状的翘曲。
[0057 ]如图3 (e)所示，去除衬底50。在去除衬底50时，例如使用研削及蚀刻中的至少任一种。在去除衬底50之后，仍维持上凸状的翘曲。此时，也可以将缓冲层(低杂质浓度层12)的至少一部分去除。低杂质浓度层12的至少一部分也可以残留。
[0058]将图3(e)所示的步骤设为第3步骤ST3。
[0059]如图3(f)所示，在积层体15的表面(例如，缓冲层、即低杂质浓度层12的表面)形成凹凸10dp。在去除了缓冲层(低杂质浓度层12)的情况下，在第I半导体层10的表面形成凹凸1dp。在形成凹凸1dp时，例如使用湿式或干式蚀刻等。在形成凹凸1dp之后，仍维持上凸状的翘曲。
[0060]如图3(g)所示，将积层体15的一部分去除。由此，第I半导体层10的一部分露出。而且，在该例中，金属层75的一部分露出。形成第I电极45及第2电极55。在形成这些电极之后，仍维持上凸状的翘曲。
[0061]以此方式，形成半导体发光元件110。例如，将形成在晶片状的衬底50之上的积层体15分断成多个区域，而获得多个半导体发光元件110。如上所述，在该制造方法中，金属层75形成在第2半导体层20之上。而且，第I电极45形成在去除衬底50(硅衬底)后的第I半导体层10的表面。
[0062]所述图3(a)?图3(g)示意性地表示了一个半导体发光元件110的一部分。将翘曲放大表不。
[0063]以下，对翘曲的测定结果的例子进行说明。
[0064]图4是例示实施方式的半导体发光元件的特性的曲线图。
[0065]图4的纵轴表示翘曲率ffr(%)。衬底50(晶片)的尺寸Lw与分断前的基体70的尺寸相同。翘曲率Wr是将翘曲量Wa以衬底50的尺寸Lw(或分断前的基体70的尺寸)标准化后所得的值。在晶片的中心相对于晶片的表面垂直的方向对应于Z轴方向。翘曲量Wa是晶片的外缘部与晶片的中心部之间的沿Z轴方向的距离。翘曲量Wa为正的状态对应于下凸状的翘曲。翘曲量Wa为负的状态对应于上凸状的翘曲。图4的横轴对应于所述第I步骤STl、第2步骤ST2及第3步骤ST3。在图4中表示着分别对应于第I步骤STl、第2步骤ST2及第3步骤ST3的第I?第3翘曲率 Wrl(%)?Wr3(%)。
[0066]如图4所示，在第I步骤STI (积层体15的生长)之后，第I翘曲率ffrI为-0.044%?-0.038%。产生了上凸状的大的翘曲。
[0067]在第2步骤ST2(成为金属层75的一部分的金属膜的形成)之后，第2翘曲率社2为_
0.035%?-0.03%。维持上凸状翘曲。
[0068]在第3步骤ST3(衬底50的去除)之后，第3翘曲率Wr3为-0.052%?-0.04%。在该步骤中，产生了上凸状的翘曲。
[0069]这样一来，在本制造方法中，使半导体层在衬底50之上生长后(第I步骤STl之后)的上凸状的翘曲在去除衬底50之后(第3步骤ST3之后)仍得以维持。
[0070]由此，在第3步骤ST3(衬底50的去除)的步骤之前的状态下，难以产生裂痕。即，在第3步骤ST3(衬底50的去除)的步骤之前的状态下，对积层体15施加着压缩应力。
[0071]而且，如针对图2所说明那样，在形成电极之后的半导体发光元件110中，也获得了负的翘曲。利用该负的翘曲，在半导体发光元件110中，将压缩应力施加到积层体15。利用这种压缩应力，在积层体15(例如第I半导体层10、第2导体层20及第3半导体层30中的至少任一个)中不易产生缺陷或裂痕。由此，能够获得高效率。
[0072]如果产生裂痕，那么良率会降低，生产性变低。进而，也存在因容易产生裂痕的状态而导致在使用半导体发光元件时可靠性变低的情况。在实施方式中，不易产生缺陷或裂痕，所以生产性高。进而，因容易产生裂痕而引起的特性的变化得以抑制。由此，能够获得高可靠性。
[0073]图5是例示实施方式的半导体发光元件的特性的曲线图。
[0074]图5表示图1(b)所示的第I?第7位置Pl?P7处的第I半导体层10(GaN层)的晶格长度的测定结果。纵轴表示标准化晶格长度Ln(%)。当将晶格长度的测定值设为Lm，将GaN的晶格常数设为Lc时，标准化晶格长度Ln为{(Lm—Lc)/Lc} X 100。晶格常数Lc是GaN所固有的物性值，是无应变的GaN的晶格长度。
[0075]在该例中，GaN的c轴实质上沿着Z轴方向。所述晶格长度及晶格常数实质上对应于a轴的晶格间隔。即，晶格长度是沿着相对于从金属层75朝向第2半导体层20的第I方向(例如Z轴方向)交叉的第2方向(例如X轴方向)的晶格长度。
[0076]当标准化晶格长度Ln为正时，对第I半导体层10的GaN层11施加拉伸应力TS。当标准化晶格长度Ln为负时，对第I半导体层1的GaN层11施加压缩应力CS。
[0077]如图5所示，在第I?第7位置Pl?P7中的任一位置，标准化晶格长度Ln均为负。即，对GaN层11施加着压缩应力。标准化晶格长度Ln为-0.22%以上且-1.7%以下。
[0078]这样一来，在实施方式的半导体发光元件110中，第I半导体层10的GaN层11的沿第2方向的晶格长度(测定值即Lm)小于GaN的晶格常数Lc。在GaN层11中，维持着压缩应力，而不易产生缺陷或裂痕。由此，能够获得高效率。而且，因容易产生裂痕而引起的特性的变化得以抑制。由此，能够获得高可靠性。能够获得高生产性。
[0079]如已经说明那样，在本制造方法中，使半导体层在衬底50之上生长后(第I步骤STl之后)的上凸状的翘曲在去除衬底50之后(第3步骤ST3之后)仍得以维持。以下，对第I步骤STl之后的第I翘曲率Wrl与第3步骤ST3之后的第3翘曲率Wr3的关系进行说明。
[0080]图6是例示实施方式的半导体发光元件的特性的曲线图。
[0081 ]图6的横轴是第I步骤STl之后的第I翘曲率ffrl( %)。如果第I翘曲率ffrl的绝对值大，那么翘曲大。在实施方式中，第I翘曲率Wrl为负。此时，积层体15的第3面15a为凸状，第4面15b为凹状。图6的纵轴是第3步骤ST3之后的第3翘曲率Wr3( %)。如果第3翘曲率ffr3的绝对值大，那么翘曲大。在实施方式中，第3翘曲率ffr3为负。此时，积层体15的第3面15a为凸状，第4面15b为凹状。而且，基体70的第I面70a为凹状，第2面70b为凸状。图6所示的第I翘曲率Wrl为约-0.04%且第I翘曲率Wr3为约-0.047%的状态对应于图4所示的条件。
[0082]如图6所示，第I翘曲率Wrl与第3翘曲率Wr3有关联。如果第I翘曲率Wrl的绝对值大，那么第3翘曲率Wr 3的绝对值大。
[0083 ]在图6中，如果第I步骤STI之后的第I翘曲率ffr I的绝对值大，那么积层体15 (例如第I半导体层10)中的压缩应力大。如果第I步骤STl之后的第I翘曲率ffrl的绝对值小，那么积层体15(例如第I半导体层10)中的压缩应力小。
[0084]从图6可知，例如当第I步骤STl之后的第I翘曲率Wrl为O时，第3步骤ST3之后的第3翘曲率Wr3的绝对值大。即，即便在第I步骤STl之后未产生翘曲，在第3步骤ST3之后，也会产生翘曲。这是因为在接合步骤或衬底50的去除步骤中会产生翘曲。研究结果认为第3步骤ST3之后的翘曲是在接合步骤中产生的。
[0085]另一方面，从图6可知，当第I步骤STl之后的第I翘曲率Wrl的绝对值大，而翘曲大时，第3步骤ST3之后的第3翘曲率Wr3的绝对值小。即，即便第I步骤STl之后的翘曲大，在第3步骤ST3之后，翘曲也会变小。通过接合步骤，翘曲的大小关系在第I步骤STl与第3步骤ST3中反转。
[0086]当第I步骤STl之后的第I翘曲率ffrl的绝对值小时，即当第3步骤ST3之后的第3翘曲率Wr3的绝对值大时，积层体15(例如第I半导体层10)中的压缩应力小。反之，当第I步骤STl之后的第I翘曲率ffrl的绝对值大时，即当第3步骤ST3之后的第3翘曲率ffr3的绝对值小时，积层体15(例如第I半导体层10)中的压缩应力大。但是，因为对积层体15施加压缩应力，所以第3步骤ST3之后的第3翘曲率Wr3为负。
[0087]这样一来，可知:为了在积层体15(第I半导体层10)中设置大的压缩应力，优选第3翘曲率Wr3为负，第3翘曲率Wr3的绝对值小。另一方面，为了在积层体15 (第I半导体层10)中设置大的压缩应力，优选第I翘曲率Wrl为负，第I翘曲率ffrl的绝对值大。可知:用来设置压缩应力的翘曲率的绝对值的大小在第I翘曲率Wr I与第3翘曲率Wr 3发生反转。
[0088]如图6所示，第I翘曲率Wrl与第3翘曲率Wr3的关系例如由以下的式(I)表示。
[0089]Wr3 = ClXffrl+C2---(l)
[0090]即便使图3(d)所示的步骤(基体70与加工体PB的接合)中的接合温度变化，图6所示的第I翘曲率Wrl与第3翘曲率Wr3的关联也会得以维持。即，即便使接合温度变化，系数Cl实质上固定，为约-1.333ο然而，可知:如果改变接合温度，那么系数C2会发生变化。
[0091 ]图7是例示实施方式的半导体发光元件的特性的曲线图。
[0092]图7的横轴是接合温度Tb(°C)。接合温度Tb为基准温度TbO的条件对应于图6的结果。在图7的例子中，表示接合温度Tb(°C)为Tb0±10°C时的结果。图7的纵轴是所述(I)式的系数C2。
[0093]如图7所示，如果接合温度Tb高，那么系数C2的绝对值大，如果接合温度Tb低，那么系数C2的绝对值小。根据图7的结果可知:即便第I步骤STl之后的第I翘曲率Wrl的绝对值大，根据接合温度Tb，第3步骤ST3之后的第3翘曲率Wr3的绝对值也会变小。
[0094]因此，例如通过使用适当的接合条件(接合条件等)，能够获得适当的绝对值的第3翘曲率Wr3与此时的适当的压缩应力。
[0095]在实施方式中，接合温度例如为25°C以上且500°C以下。接合的时间例如为10秒以上且3600秒以下。
[0096](第2实施方式)
[0097]本实施方式涉及一种半导体发光元件的制造方法。
[0098]在本制造方法中，将包含设置在衬底50之上的第I导电型的第I半导体层10、设置在第I半导体层10之上的第3半导体层30、设置在第3半导体层之上的第2导电型的第2半导体层20的积层体15的第I半导体层10侧的面(第4面15b)与基体70接合。该接合中使用金属层75。即，实施针对图3(d)所说明的处理。
[0099]在本制造方法中，在所述接合之后，将衬底50去除。即，实施针对图3(e)所说明的处理(第3步骤ST3)。
[0100]在本制造方法中，在该去除之后，第I半导体层侧的所述面(第4面15b)为凹状。即，例如，如图4所示，在第3步骤ST3之后，第4面15b为凹状。
[0101]如图5所示，在本实施方式的制造方法中，第I半导体层10的GaN层11的沿第2方向的晶格长度(测定值即Lm)小于GaN的晶格常数Lc。在GaN层11中，维持着压缩应力，不易产生缺陷或裂痕。由此，能够获得高效率。而且，因容易产生裂痕而引起的特性的变化得以抑制。由此，能够获得高可靠性。
[0102]根据实施方式，可提供一种能够提高效率的半导体发光元件及其制造方法。
[0103]在本说明书中，所谓“氮化物半导体”包含在BxInyAlzGa卜x—y—zN(0SxS I，0SySl，OSzSl，x+y+z S I)所构成的化学式中使组成比x、y及z在各自的范围内变化的所有组成的半导体。另外，进而，在所述化学式中还含有N(氮)以外的V族元素的半导体、还含有为了控制导电型等各种物性而添加的各种元素的半导体、以及还含有无意地含有的各种元素的半导体也包含在“氮化物半导体”中。
[0104]在本申请的说明书中，“垂直”及“平行”并不只是严格的垂直及严格的平行，例如还包含制造步骤中的偏差等，只要实质上垂直及实质上平行即可。
[0105]以上，一边参照具体例，一边对本发明的实施方式进行了说明。然而，本发明并不限定于这些具体例。例如，关于半导体发光元件中所包含的半导体层、金属层、基体、电极及衬底等各要素的具体构成，只要通过业者从公知的范围适当选择而能够同样地实施本发明，且能够获得相同的效果，便包含在本发明的范围内。
[0106]另外，将各具体例中的任意两个以上的要素在技术上允许的范围内组合而成的发明，只要包含本发明的主旨，便也包含在本发明的范围内。
[0107]此外，基于上文中作为本发明的实施方式而叙述的半导体发光元件及其制造方法，业者能够适当进行设计变更而实施的所有半导体发光元件及其制造方法，只要包含本发明的主旨，便也属于本发明的范围。
[0108]此外，在本发明的思想范畴内，只要为业者，便能够想到各种变更例及修正例，且应了解这些变化例及修正例也属于本发明的范围。
[0109]虽然对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意在限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且可在不脱离发明主旨的范围内，进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[0110][符号的说明]
[0111]10第I半导体层
[0112]1dp 凹凸
[0113]11GaN层
[0114]12低杂质浓度层
[0115]15积层体
[0116]15a 第 3面
[0117]15b第4面
[0118]20第2半导体层
[0119]30第3半导体层
[0120]41导电层
[0121]45第I电极
[0122]50衬底
[0123]55第2电极
[0124]70基体
[0125]70a第I面
[0126]70b 第 2面
[0127]75金属层
[0128]75a 金属膜
[0129]HO 半导体发光元件
[0130]AA箭头
[0131]CS压缩应力
[0132]L1、L2 长度
[0133]Ln标准化晶格长度
[0134]Lw尺寸
[0135]Pl?P7测定位置
[0136]PB加工体
[0137]Py位置
[0138]STl?ST3第I?第3步骤
[0139]TS拉伸应力
[0140]Tb接合温度
[0141]TbO基准温度
[0142]Wa、WaO翘曲量
[0143]Wr翘曲率
[0144]Wrl?Wr3第I?第3翘曲率
[0145]tl5距离
【主权项】
1.一种半导体发光元件，其特征在于具备: 基体； 第I导电型的第I半导体层； 第2导电型的第2半导体层，设置在所述基体与所述第I半导体层之间； 第3半导体层，设置在所述第I半导体层与所述第2半导体层之间；以及 金属层，设置在所述基体与所述第2半导体层之间；并且 所述基体具有所述金属层侧的第I面及与所述第I面为相反侧的第2面； 所述第2面为凸状。2.根据权利要求1所述的半导体发光元件，其特征在于: 所述第I半导体层包含氮化镓层;并且 沿着与从所述基体朝向所述第2半导体层的第I方向交叉的第2方向的所述氮化镓层的晶格长度小于氮化镓的晶格常数。3.根据权利要求1或2所述的半导体发光元件，其特征在于还具备: 第I电极及第2电极;并且 所述第I半导体层的一部分配置在所述第I电极与所述金属层之间； 所述金属层与所述第2半导体层电连接； 所述第2电极与所述金属层电连接。4.根据权利要求1或2所述的半导体发光元件，其特征在于: 所述第I电极与所述金属层之间的距离为0.5微米以上且5微米以下。5.根据权利要求1或2所述的半导体发光元件，其特征在于: 所述第I半导体层生长在硅衬底之上； 所述第3半导体层生长在所述第I半导体层之上； 所述第2半导体层生长在所述第3半导体层之上； 所述金属层的至少一部分形成在所述第2半导体层之上;并且 所述第I电极形成在将所述硅衬底去除后的所述第I半导体层的表面。6.根据权利要求1或2所述的半导体发光元件，其特征在于: 所述基体包含娃、氮化招、及Al2-x-yInxGay03中的至少任一個，其中OSx，ySl。7.根据权利要求1或2所述的半导体发光元件，其特征在于: 所述金属层含有镍、银、磷及锡中的至少任一個。8.—种半导体发光元件的制造方法，其特征在于:将积层体的第I半导体层侧的面与基体接合，所述积层体包含设置在衬底之上的第I导电型的所述第I半导体层、设置在所述第I半导体层之上的第3半导体层、以及设置在所述第3半导体层之上的第2导电型的第2半导体层； 在所述接合之后，去除所述衬底;并且 在所述去除之后，所述第I半导体层侧的所述面为凹状。
【文档编号】H01L33/00GK105990474SQ201610140797
【公开日】2016年10月5日
【申请日】2016年3月11日
【发明人】黄钟日, 胜野弘
【申请人】株式会社东芝