一种基于cmos工艺的qetff电路单元的制作方法
【专利摘要】本发明创造了一种基于CMOS工艺的QETFF电路单元，该电路单元主要由uMUX电路模块组成，uMUX电路模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；该QETFF电路单元的优点是：在保证功能正确的前提下，跟现有电路相比少用了8个MOS管，降低了电路的复杂度；而且经分析比较表明，本发明的QETFF电路的关键路径比现有电路缩短了一半，且电路中各个数据输出路径的长度均一，避免了现有电路中各个数据输出路径的长度不一的问题。
【专利说明】—种基于CMOS工艺的QETFF电路单元
[0001]【技术领域】本发明涉及一种由数据选择器构成的基于三值时钟的CMOS四边沿触发器 QETFF (Quad-Edge-Triggered Flip-Flop)。
[0002]【背景技术】因为三值时钟在一个周期内有四次跳变(边沿)，比传统的二值时钟在一个周期内的两次跳变多一倍，所以基于三值时钟的四边沿触发器QETFF (Quad-Edge-Triggered Flip-Flop)有着低功耗的特点[I]。从现有技术看，文献[I]提出的四边沿触发器是第一个对三值时钟的四次跳变都敏感的触发器。该触发器利用文献[2,3,4]中的三选一数据选择器(MUX)来实现对三值时钟的四次跳变都敏感的功能。从三选一 MUX的CMOS电路图上可以看出，该三选一 MUX有三个分别标为0、1和2的数据输入端，一个选择控制端和一个数据输出端。在该MUX的三条从输入端到输出端的通路路径中，有两条是由一个传输门构成，有一条是由两个串联的传输门构成。因此，它的关键路径(最长的路径)为2个传输门。由于这三条通路路径的长度不一，会造成四边沿触发器的数据输出路径长度的不均一性，这会影响到四边沿触发器性能的稳定性问题。还有，对文献[I]中的四边沿触发器电路结构进行认真分析后可以发现，三个三选一 MUX的数据输入端O和2总是并联在一起，这样使得这两个数据输入端中的一个成为一个冗余输入端。因此，在该四边沿触发器中还存在着多余数据输入端的问题，这会增加电路不必要的复杂度和造成电子元器件浪费的问题。
[0003]参考文献:
[0004][I]郎燕峰，沈继忠.低功耗四边沿触发器设计[J].电路与系统学报，2012，17(6):37-41.[0005][2] ffu, X., Prosser, F.:Design of ternary CMOS circuits based ontransmiss1n funct1n theory,Internat1nal Journal of Electronics,1988,65, (5),pp.891-905
[0006][3] Prosser, F., Wu, X., Chen, X.CMOS Ternary Flip-Flops & TheirApplicat1ns.1EE Proceedings on Computer&Digital Techniquesl988 ;135(5):266-272.[0007][4]胡俊锋，沈继忠，姚茂群等.多值低功耗双边沿触发器设计[J].浙江大学学报(工学版)，2005，39 (11):1699-1702.[0008]
【发明内容】
针对上述四边沿触发器QETFF的性能稳定性和多余数据输入端的问题，本发明的任务就是在保持四边沿触发器功能不变的前提下，使四边沿触发器的数据输出路径均一，性能参数稳定，降低电路的复杂度和节省电路的MOS管使用量。
[0009]本发明采取的技术方案是:先设计一种适用于四边沿触发器的新型简单数据选择器uMUX ;然后用它设计新型的四边沿触发器QETFF。
[0010]所述的新型简单数据选择器uMUX应包含如下技术特征:
[0011]A、它有一个选择控制信号TCLK，是一个取值为0、1和2的三值信号；
[0012]B、该新型数据选择器uMUX有两个数据输入端Dc^2和D1，和一个数据输出端Y ；
[0013]C、当三值选择控制信号TCLK取O或2时，该新型数据选择器uMUX选通数据输入端Dq/2而关闭D1 ;当三值选择控制信号TCLK取I时，选通数据输入端D1而关闭Dq/2 ；
[0014]D、为实现C，需把三值选择控制信号TCLK的电平O转换为2，而当三值选择控制信号TCLK为2时，保持2不变，而当三值选择控制信号TCLK为I时，需把I转换为O ;这样就可以用转换后得到的2和O去控制两个数据输入端的选通和关闭。
[0015]E、根据D的功能要求和文献[2，3]中的传输电压开关理论，可创造出基于三值选择控制信号TCLK的二选一数据选择器uMUX。
[0016]在文献[I]中的四边沿触发器的电路结构中，可用新设计的二选一数据选择器uMUX去替换原来的三选一数据选择器MUX,这样便得本发明创造的新四边沿触发器QETFF。新四边沿触发器QETFF消除了多余数据输入端，降低了电路的复杂度。新设计的四边沿触发器QETFF比文献[I]中的四边沿触发器节省了 8个MOS管的使用量。而且由于新数据选择器uMUX的两数据输入端对应的两通路路径都仅为一个CMOS传输门，所以其关键路径比三选一数据选择器MUX的缩短了一半。相应地，新设计的四边沿触发器QETFF从数据输入端到输出端的关键数据输出路径也降低了一半，且其数据输出路径长度具有均一性的优点。
[0017]【专利附图】
【附图说明】下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0018]图1是基于三值选择控制信号TCLK的二选一数据选择器uMUX的线路图。
[0019]图2是基于三值选择控制信号TCLK的二选一数据选择器uMUX的符号。
[0020]图3是采用新型数据选择器uMUX的四边沿触发器QETFF的结构图。
[0021]图4是本发明创造 的二值四边沿触发器电路图。
[0022]图5是本发明创造的三值四边沿触发器电路图。
[0023]图6是图4所示电路中三值时钟TCLK、二值输入信号D和二值输出信号Q的电压瞬态波形图。
[0024]图7是图5所示电路中三值时钟TCLK、三值输入信号D和三值输出信号Q的电压瞬态波形图。
[0025]【具体实施方式】根据本发明的技术方案，可创造出如图1所示的基于三值选择控制信号TCLK的二选一数据选择器uMUX。该数据选择器uMUX的工作原理为:首先利用输入的三值选择控制信号TCLK产生两数据输入端Dc^2和D1的选通与关闭的控制信号:当TCLK=O或2时，图1中的结点a输出2，结点b输出0，这样就选通了数据输入端而关闭了D1 ;当TCLK= I时，图1中的结点a输出0，结点b输出2，这样就选通了数据输入端D1而关闭％/2 了。从图1中可以看出，两个数据输入端％/2和D1所对应的从输入端到输出端的通路路径都是一个传输门，因此该数据选择器uMUX的各个通路路径长度相同，这样也就消除了影响四边沿触发器性能稳定性的问题，而它的关键路径为I个传输门，比原来的三选一数据选择器MUX减少了一半。
[0026]用该新型数据选择器uMUX在文献[I]的四边沿触发器中去替换原来的三选一数据选择器，即可得新型的四边沿触发器QETFF，其电路结构如图2所示。由于图2中的Ml和M2两个二选一数据选择器uMUX带有反馈，所以二选一数据选择器Ml和M2分别构成了锁存器I和锁存器2。该新型四边沿触发器QETFF的工作原理为:①当三值时钟TCLK从I跳到O或2时，锁存器I从输入状态转换为存储状态，其存储值是锁存器I在输入状态时最后输入的数据D，即跳变前瞬间的D值，该存储值作为触发器状态由标记为S的uMUX在TCLK=I控制下选通输出；与此同时，锁存器2从存储状态转换为输入状态，其输出值被uMUX S屏蔽。因此，触发器受时钟O — I和2 — I跳变的触发，在两次跳变处都会更新状态。②当TCLK从O或2跳到I时，锁存器I和锁存器2互换工作过程，uMUX S在CLK = O或2的作用下选通锁存器2的输出而屏蔽锁存器I的输出。在这两次时钟跳变处触发器也都会更新状态。由此可见，在三值时钟一个周期的四次跳变处，本发明的四边沿触发器QETFF跟现有技术的四边沿触发器一样都会进行状态转移。而且在本发明创造的QETFF中不存在多余的数据输入端及其相应通路的问题，因而降低了电路的复杂度。由于新创造的四边沿触发器QETFF所用的三个uMUX的选择控制信号都是同一个三值时钟TCLK，所以三个uMUX可共用一个处理时钟的电路模块(该模块为图1中虚线框内的电路)，这样新四边沿触发器QETFF要用20个MOS管，而现有的四边沿触发器要用28个MOS管[1]，因此，本发明节省了 8个MOS管的使用量。
[0027]由于uMUX没有整形功能，因此在用于锁存器时须在其输出端接一个整形器以恢复锁存器中的信号。对于这一点，本发明的四边沿触发器QETFF跟现有的四边沿触发器是一样的。由于uMUX从输入端到输出端的通路是一个可传输模拟信号的CMOS传输门，因此所接整形器的基值就决定着四边沿触发器的基值，即如果接R值整形器，那么触发器便为R值触发器。例如，当整形器为串联两个非门而构成的二值整形器时，触发器便为如图4所示的二值四边沿触发器；当整形器为由8个MOS管构成的三值整形器[2’3’4]时，触发器便为如图5所示的三值四边沿触发器。
[0028]为验证本发明创造的二值和三值四边沿触发器，下面用HSPICE对它进行模拟，模拟时采用ISOnm的CMOS工艺参数，输出负载为30fF。本发明的二值四边沿触发器模拟所得的瞬态波形如图6所示，其中TCLK、D和Q分别为三值时钟、二值输入信号和触发器的输出波形。图6的模拟结果表明，本发明设计的基于三值时钟的二值四边沿触发器具有正确的逻辑功能。三值四边沿触发器模拟所得的瞬态波形如图7所示，其中TCLK、D和Q分别为三值时钟、三值输入信号和触发器的三值输出波形。图7的模拟结果也表明，本发明设计的基于三值时钟的三值四边沿触发器也具有正确的逻辑功能。
[0029]总结:本发明在保证新设计的四边沿触发器QETFF具有正确的逻辑功能的前提下，降低了电路的复杂度，跟现有技术比少用8个MOS管，而且还提高了电路的性能:关键的数据输出路径缩短了一半而且各条数据输出路径的长度均一，提高了电路技术参数的稳定性。
【权利要求】
1.一种基于三值时钟的CMOS四边沿触发器QETFF，该触发器主要由数据选择器构成，其特征在于:所使用的数据选择器为一种基于三值选择控制信号(TCLK)的二选一数据选择器(uMUX)。
2.根据权利要求1所述的CMOS四边沿触发器QETFF，其所使用的基于三值选择控制信号(TCLK)的二选一数据选择器(uMUX)的特征在于:该数据选择器只有两个数据输入端(D072)和(D1);当三值选择控制信号(TCLK)的电平值为O或2时，数据输入端(Dc^2)选通和数据输入端(D1)关闭；而当三值选择控制信号(TCLK)的电平值为I时，数据输入端(D1)选通和数据输入端(Dc^ 2)关闭。
【文档编号】H03K3/038GK104038184SQ201310284373
【公开日】2014年9月10日 申请日期:2013年7月3日 优先权日:2013年7月3日
【发明者】郎燕峰 申请人:浙江工商大学