硅基低漏电流双固支梁可动栅分频器的制造方法
【技术领域】
[0001] 本发明提出了硅基低漏电流双固支梁可动栅M0SFET分频器，属于微电子机械系 统的技术领域。
【背景技术】
[0002] 分频器能将一参考信号经过功能电路的作用，产生所需的参考信号频率1/N的频 率信号。目前，分频器已成为电子技术、空间技术和通信技术中的一个重要的组成部分。需 要注意的是，传统分频器中M0SFET器件栅极漏电流的存在使得电路的功耗增加，减小栅极 漏电流是急需解决的问题。
[0003] MEMS技术具有体积小、重量轻、耐用性好、性能稳定等优点，满足现代电路的发展 要求。另外，MEMS固支梁结构的发展也日益成熟。本发明的目的正是要提出一种硅基低漏 电流双固支梁可动栅M0SFET分频器。
【发明内容】
[0004] 技术问题：本发明的目的是提出一种硅基低漏电流双固支梁可动栅M0SFET分频 器，使用两个悬浮固支梁作为M0SFET的栅极，减小栅极漏电流，降低功耗，同时使电路结构 简单，体积缩小。另外，通过对两个固支梁可动栅下拉或悬浮状态的控制，实现参考信号的 分频以及其它电路功能。
[0005] 技术方案：本发明的一种基于硅基低漏电流双固支梁可动栅的分频器为生在硅衬 底上的N型增强型M0SFET分频器，包括源极，漏极，栅氧化层，锚区，固支梁可动栅，下拉极 板，绝缘层，通孔，引线，源极接地；
[0006] 在硅衬底上设有源极、漏极、栅氧化层，栅氧化层位于源极、漏极之间，引线通过通 孔分别接漏极、栅氧化层；M0SFET采用两个悬浮的固支梁可动栅作为栅极，锚区设置在栅 氧化层两侧，固支梁可动栅的两端固定在锚区上，中间横跨在栅氧化层上，下拉极板位于锚 区和栅氧化层之间，在硅衬底上的下拉极板位于固支梁可动栅的下方，下拉极板接地，绝缘 层覆盖在下拉极板之上，直流偏置通过高频扼流圈和锚区作用在固支梁可动栅上，固支梁 可动栅的下拉电压设置为M0SFET的阈值电压；
[0007] M0SFET的漏极输出信号有两种不同的工作方式，一种是选择第一端口输至低通滤 波器，低通滤波器输出接入压控振荡器，压控振荡器输出经第三端口接入乘法器，乘法器输 出作为反馈信号通过锚区加载到一个固支梁可动栅上，参考信号通过锚区加载到另一个固 支梁可动栅上，M0SFET的漏极输出信号的另一种工作方式是选择通过第二端口直接输出放 大信号。
[0008] 所述固支梁可动栅的下拉或悬浮通过直流偏置控制，当两个固支梁可动栅均在达 到或大于下拉电压的直流偏置下实现下拉，与栅氧化层接触时，M0SFET导通，参考信号和反 馈信号通过M0SFET实现相乘，漏极输出包含两信号的相位差信息，经第一端口输入低通滤 波器，低通滤波器滤除高频部分，输出包含相位差信息的直流电压，直流电压输入压控振荡 器，作为控制电压调节压控振荡器的输出频率，调节频率后的信号经第三端口传输至乘法 器，乘法器输出信号作为反馈信号加载到固支梁可动栅上，环路循环反馈的结果是反馈信 号与参考信号的频率相等，压控振荡器第四端口输出频率f。为参考信号频率的1/N:fMf/N， 实现参考信号的分频；
[0009] 当直流偏置小于下拉电压，两个固支梁可动栅均不下拉处于悬浮状态，不与栅氧 化层接触时，M0SFET截止，栅电容较小，能够有效的减小漏电流，降低功耗；
[0010] 当只有一个固支梁可动栅下拉，另一个固支梁可动栅处于悬浮状态时，下拉的固 支梁可动栅下方形成沟道，未被下拉的固支梁可动栅下方形成高阻区，沟道与高阻区串联 的结构有利于提高M0SFET的反向击穿电压，只有被下拉的固支梁可动栅上的选通信号可 以通过M0SFET放大，放大信号经第二端口输出，当只有加载参考信号的固支梁可动栅下拉 时，参考信号通过M0SFET放大，第二端口输出参考频率f,ef的放大信号，当只有加载反馈信 号的固支梁可动栅下拉时，反馈信号通过M0SFET放大，反馈信号频率为压控振荡器输出频 率f。经乘法器后乘以N的结果：NXf。，第二端口输出频率为NXf。的放大信号。
[0011] 有益效果：本发明的硅基低漏电流双固支梁可动栅M0SFET分频器具有以下显著 的优点：
[0012] 1、采用固支梁作为栅极，在M0SFET截止状态实现栅极与栅氧化层的脱离，具有减 小电路漏电流，降低功耗的优点；
[0013] 2、下拉单个固支梁可动栅可实现选通信号的单独放大，使电路多功能化，扩展其 应用范围，还可以提高反向击穿电压，M0SFET抗击穿能力增强；
[0014] 3、采用MEMS技术，使得电路结构简单化，体积小型化。
【附图说明】
[0015] 图1为本发明的硅基低漏电流双固支梁可动栅M0SFET分频器的俯视图。
[0016] 图2为图1硅基低漏电流双固支梁可动栅M0SFET分频器的A-A'向剖面图。
[0017] 图3为图1硅基低漏电流双固支梁可动栅M0SFET分频器的B-B'向剖面图。
[0018] 图4为图1硅基固支梁可动栅M0SFET两个固支梁可动栅均下拉时的沟道示意图。
[0019] 图5为图1硅基固支梁可动栅M0SFET单个固支梁可动栅下拉时的沟道示意图。
[0020] 图中有：硅衬底1，源极2,漏极3,栅氧化层4,锚区5,两个固支梁可动栅6,下拉极 板7,绝缘层8,通孔9,引线10,第一端口 11，第二端口 12,第三端口 13,第四端口 14。
【具体实施方式】
[0021] 本发明的硅基低漏电流双固支梁可动栅M0SFET分频器包括硅衬底、N型增强型 M0SFET，以及外接的低通滤波器、压控振荡器、乘法器、高频扼流圈，其中M0SFET生长在硅 衬底上，包括源极、漏极、栅氧化层、两个固支梁可动栅极，锚区、下拉极板、下拉极板绝缘 层。
[0022] M0SFET的栅极是两个固支梁。固支梁可动栅通过栅氧化层两侧的锚区横跨与栅氧 化层之上；下拉极板设置在栅氧化层与锚区之间，下拉极板接地，绝缘层覆盖在下拉极板 之上。
[0023] 在本发明的分频器中，参考信号和反馈信号分别通过锚区分别加载在两个固支梁 可动栅上。直流偏置通过高频扼流圈和锚区作用在固支梁可动栅上。
[0024] 固支梁可动栅的下拉电压设计为M0SFET的阈值电压。当两个固支梁可动栅均处 于悬浮状态不与栅氧化层接触，M0SFET截止，M0SFET截止时，栅电容较小，能够有效的减小 栅极漏电流，降低功耗。
[0025] 当两个固支梁可动栅均通过直流偏置下拉与栅氧化层接触时，M0SFET导通，参考 信号和反馈信号通过M0SFET实现相乘。漏极输出包含了两信号之间的相位差信息。低通 滤波器将此信号中的高频分量滤除，调节压控振荡器输出频率。压控振荡器输出信号经过 乘法器之后，在频率上对应发生N倍的改变，并作为反馈信号，重新输入M0SFET，经过锁相 环环路的作用，反馈信号和参考信号达到锁定，即压控振荡器输出频率乘以N之后和参考 信号频率相等。所以，最终压控振荡器输出的信号频率为参考频率的1/N。
[0026] 当只有一个固支梁可动栅被下拉与栅氧化层接触时，被下拉的固支梁可动栅下方 形成沟道，另一个不被下拉的固支梁可动栅下方为高阻区，沟道与高阻区串联的结构能够 有效的提高器件的反向击穿电压。只有下拉固支梁可动栅上的选通信号可以通过M0SFET 放大输出。从而通过对一个固支梁可动栅的单独控制，实现对单个信号的放大，电路具有多 功能，扩大了电路的应用范围。
[0027] 下面结合附图对本发明的基于硅基低漏电流双固支梁可动栅M0SFET的分频器做 进一步解释。
[0028] 本发明的硅基低漏电流双固支梁可动栅M0SFET分频器包括硅衬底1，设置在硅衬 底上的N型增强型M0SFET，外接的低通滤波器，压控振荡器，乘法器、高频扼流圈。M0SFET 包括源极2,漏极3,栅氧化层4,锚区5,两个固支梁可动栅6,下拉极板7,绝缘层8,通孔9， 引线10,其中，源极2接地。
[0029] 在本发明中M0SFET的栅极采用悬浮在栅氧化层4之上的两个分立的固支梁可动 栅6。源极2和漏极3相对设置，栅氧化层4连接在源漏之间，锚区5设置在栅氧化层4的 两侧，下拉极板7设置在锚区5与栅氧化层4之间，绝缘层8覆盖在下拉极板7之上。
[0030] M0SFET漏极3输出分为两种工作方式，一种是选择端口 11输入至低通滤波器，低 通滤波器输出信号接入压控振荡器、压控振荡器输出信号通过端口 13接入乘法器，乘法器 的输出作为反馈信号通过锚区5加载到一个固支梁可动栅6上。参考信号通过锚区5加载 到另一个固支梁可动栅6上。M0SFET漏极3输出的另一种工作方式是选择端口 12直接输 出放大信号。
[0031] 直流偏置通过高频扼流圈和锚区5作用在固支梁可动栅6上。固支梁可动栅6的 下拉电压设置为M0SFET的阈值电压。
[0032] 当直流偏置小于下拉电压时，两个固支梁可动栅6均处于悬浮状态，没有栅极与 栅氧化层4接触，M0SFET处于截止状态，栅电容小于传统结构的M0SFET，能够有效的减小漏 电流的产生，降低电路功耗。
[0033] 当两个固支梁可动栅6均通过达到或大于下拉电压的直流偏置实现下拉与栅氧 化层4接触时，M0SFET导通，沟道示