的输出可以得到高于VDD的电压，进而经缓冲电路得到所需的接近于VDD的参考电压。
[0025]源随电路包括:第八NMOS管MN8、第九NMOS管MN9、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6。第八NMOS管MN8的漏极接电源电压VDD,栅极与含电压自举电路的运放的输出端Vout相连，源极与第一电阻Rl的第一端相连，且与含电压自举电路的运放的反相输入端Vin-相连。第一电阻Rl的第二端与第二电阻R2的第一端相连，第二电阻R2的第二端与第三电阻R3的第一端相连，第三电阻R3的第二端与地电位相连。
[0026]第九NMOS管MN9的漏极接电源电压VDD，栅极与含电压自举电路的运放的输出端Vout相连，源极与第四电阻R4的第一端相连，且接输出引脚VRP，第四电阻R4的第二端与第五电阻R5的第一端相连，第五电阻R5的第二端与第六电阻R6的第一端相连，且接输出引脚VRM，第六电阻R6的第二端与地电位相连。其中，第八NMOS管MN8的栅极与含电压自举电路的运放的输出端相连点为第二节点N2。输出引脚VRP用于接差分参考电平的高电平，输出引脚VRM用于接差分参考电平的低电平。
[0027]上述带有电压自举的高速基准缓冲电路的工作过程:
[0028]当clka为高电平时，假设电源电压为VDD，此时第二节点N3为两倍的VDD，第一NMOS管MNl导通，同时第四NMOS管MN4也导通，此时，clkb为低电平，第四电容C4第二端为电源电压VDD，即第五节点N5为VDD。同时，clka-为低电位，第四节点N4为VDD，此时，第二 NMOS管丽2、第三NMOS管丽3截止，clkb-为高电位，第三电容C3第二端被充电至2倍的VDD，即第六节点N6为2VDD，此时第一 PMOS管丽I导通，第二 PMOS管MP2截止，第一节点NI经第一 PMOS管MPl被充电至2VDD，从而保证在clka为高电平时钟相时，基本差分运算放大器的输出即第二节点N2可以得到高于VDD的电压，该电压减去栅源电压得到参考电压，因为误差放大器输出电压高于电源电压，则NMOS的源电压可以接近电源电压，进而经缓冲电路得到所需的接近于电源电压的参考电压，主从式的基准缓冲电路中，左边支路提供固定的参考电平，右边支路提供高速基准缓冲。
[0029]当clka为低电平时，此时电路工作原理与上述相同，只是第三节点N3为VDD，第四NMOS管MN4截止，第四电容C4第二端为2VDD，即第五节点为2VDD，同时，第四节点N4为2VDD,第三NMOS管丽3导通，第三电容C3的第二端为VDD，即第六节点N6为VDD，此时第二PMOS管MP2导通，第一 PMOS管MPl截止，第一节点NI经第二 PMOS管MP2被充电至2VDD,从而保证在clka为低电平时钟相时，基本差分运算放大器的输出即第二节点N2，可以得到高于VDD的电压，该电压减去栅源电压得到参考电压，因为误差放大器输出电压高于电源电压，则NMOS的源电压可以接近电源电压，进而经缓冲电路得到所需的接近于电源电压的参考电压，主从式的基准缓冲电路中，左边支路提供固定的参考电平，右边支路提供高速基准缓冲。
[0030]图2为自举电源仿真曲线，以1.2V电源电压为例，自举电源可以达到2.38V，因为寄生电容的分压，不能达到理想的两倍的VDD，但足以给运放供电，由于电源为两相时钟生成，在两相之间有毛刺，但该毛刺和基准缓冲输出电平的毛刺同相位，所以不会对输出电平建立产生影响。图3为MN8的栅极也即N2点电压，该电压也为运放输出电压，可以达到1.5V左右，其毛刺与输出电平也为同相位，不影响建立。
[0031]图4为基准缓冲与模数转换器级联时的输出参考电平，以1.2V电源电压为例，VRP为900mV，VRM为300mV，影响模数转换器性能的电压是差分参考电压，即VRP900mV和VRM300mV的差值600mV，仿真曲线显示在250MHz的时钟频率下建立误差为48uV，达到12位精度，同时主要功耗在输出缓冲电路中，从而真正实现了低电压低功耗高速缓冲性能。
[0032]本发明的上述方案，带有电压自举的高速基准缓冲电路由含电压自举电路的运放、源随电路组成。采用电源自举方式，运放输出电压可大于电源电压值，从而得到比较高的基准缓冲电压值，与现有采用常规的高电源电压的电路相比，极大的降低了整体电路的功耗，整个电路工作在一个电源域中，此外，基准缓冲采用主从式结构，可以高速驱动模数转换器。
[0033]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种带有电压自举的高速基准缓冲电路，其特征在于:包括含电压自举电路的运放、源随电路； 所述含电压自举电路的运放包括:第一电容(Cl)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第一 NMOS 管(MNl)、第二 NMOS 管(MN2)、第三 NMOS 管(MN3)、第四 NMOS 管(MN4)、第五 NMOS 管(MN5)、第六 NMOS 管(MN6)、第七 NMOS 管(MN7)、第一 PMOS 管(MPl)、第二 PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)及时钟电路；其中，第一 NMOS管(MNl)的漏极接电源电压VDD，源极与第一电容(Cl)的第一端相连，且与第二 NMOS管(MN2)的栅极相连，所述第一电容(Cl)的第二端接时钟信号clka-;第二 NMOS管(MN2)的漏极接电源电压VDD，源极与第二电容(C2)的第一端相连，且与第一 NMOS管(MNl)的栅极相连，所述第二电容(C2)的第二端接时钟信号clka，所述时钟信号clka-为时钟信号clka的反相信号；所述第三NMOS管(匪3)的漏极接电源电压VDD，栅极与所述第二 NMOS管(MN2)的栅极相连，所述第三NMOS管(MN3)的源极与所述第三电容(C3)的第一端相连，所述第三电容(C3)的第二端与时钟信号clkb-相连；所述第四NMOS管(NM4)的漏极接电源电压VDD，栅极与所述第一 NMOS管(MNl)的栅极相连，所述第四NMOS管(MN4)的源极与所述第四电容(C4)的第一端相连，所述第四电容(C4)的第二端与时钟信号clkb相连；所述第一 PMOS管(MPl)的源极与第二PMOS管(MP2)的源极相连，漏极接第三电容(C3)的第一端，栅极与第二PMOS管(MP2)的漏极相连，且与第四电容(C4)的第一端相连；所述第二 PMOS管(MP2)的漏极接第四电容(C4)的第一端，栅极与第一 PMOS管(MPl)的漏极相连，且与第三电容(C3)的第一端相连；所述第三PMOS管(MP3)的源极与第四PMOS管(MP4)的源极相连，且与第一PMOS管(MPl)源极及第二 PMOS管(MP2)源极相连，所述第三PMOS管(MP3)的栅极与漏极短接，且与第四PMOS管(MP4)的栅极相连，同时与第五NMOS管(MN5)的漏极相连，所述第四PMOS管(MP4)的漏极与第六NMOS管(MN6)漏极相连，且作为含电压自举电路的运放的输出端(Vout);所述第五NMOS管(MN5)的栅极接作为含电压自举电路的运放的正相输入端(Vin+)，源极与第七NMOS管(MN7)的漏极相连，且与第六NMOS管(MN6)的源极相连，所述第六NMOS管(MN6)的栅极作为含电压自举电路的运放的反相输入端(Vin-);所述第七NMOS管(MN7)的栅极接外部固定电压(Vb)，源极接地电位； 所述时钟电路包含第一反相器(invl)，第二反相器(inv2)、第三反相器(inv3)、第四反相器(inV4)、第五反相器(inv5)、第一传输门(TGl);所述第一反相器(invl)的输入端接输入时钟信号、输出端接第二反相器(inv2)的输入，所述第二反相器(inv2)的输出端输出所述时钟信号clka-，并接第四反相器(inv4)的输入端，所述第四反相器(inv4)的输出端输出所述时钟信号clkb-;所述第一传输门(TGl)的第一端接输入时钟信号，第二端接第三反相器(inv3)的输入，所述第三反相器(inv3)的输出端输出所述时钟信号clka，并接第五反相器(inv5)的输入，所述第五反相器(inv5)的输出端输出所述时钟信号clkb ； 所述源随电路包括:第八NMOS管(MN8)、第九NMOS管(MN9)、第一电阻(Rl)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6);其中，第八NMOS管(MN8)的漏极接电源电压VDD，栅极与含电压自举电路的运放的输出端(Vout)相连，源极与第一电阻(Rl)的第一端相连，且与含电压自举电路的运放的反相输入端(Vin-)相连，所述第一电阻(Rl)的第二端与第二电阻(R2)的第一端相连，所述第二电阻(R2)的第二端与第三电阻(R3)的第一端相连，所述第三电阻(R3)的第二端与地电位相连；第九NMOS管(MN9)的漏极接电源电压VDD，栅极与含电压自举电路的运放的输出端(Vout)相连，源极与第四电阻(R4)的第一端相连接输出引脚VRP，所述第四电阻(R4)的第二端与第五电阻(R5)的第一端相连，所述第五电阻(R5)的第二端与第六电阻(R6)的第一端相连，且接输出引脚VRM, VRP和VRM的差分电压为模数转换器需要的参考电平，所述第六电阻(R6)的第二端与地电位相连。
【专利摘要】本发明提出了一种应用于流水线模数转换器中具有电压自举的高速基准缓冲电路，包括：含电压自举电路的运放和源随电路。含电压自举的运放与源随电路相连。本发明的有益效果是，采用电压自举方式，运放输出电压可大于电源电压值，从而得到比较高的基准缓冲电压值，与现有采用常规的高电源电压的电路相比，极大的降低了整体电路的功耗，整个电路工作在一个电源域中，此外，基准缓冲采用主从式结构，可以高速驱动模数转换器。
【IPC分类】H03M1/16
【公开号】CN105162468
【申请号】CN201510605511
【发明人】吴建辉, 孙杰, 姚芹, 李红, 黄成 , 张萌
【申请人】东南大学
【公开日】2015年12月16日
【申请日】2015年9月21日