逐次逼近型模数转换装置的版图结构的制作方法
【技术领域】
[0001]本发明涉及集成电路领域，特别是涉及一种逐次逼近型模数转换装置的版图结构。
【背景技术】
[0002]模数转换器(analog-to-digital converter,ADC)是系统构成中的重要模块。与流水级、Sigma-Delta等类型的模数转换器相比较，逐次逼近型模数转换装置(successiveapproximat1n register analog-digital converter, SAR ADC)具有功耗低、尺寸小等优点，尤其因制造工艺与现代数字CMOS工艺的兼容性好，易于在较低的工艺成本下实现，因此，逐次逼近型模数转换装置SAR ADC获得了广泛的范围，例如便携式设备、工业控制和数据信号采集器等。
[0003]逐次逼近型模数转换装置SAR ADC通过电容和电阻按比例缩放得到不同等级的比较电压，比较电压和输入电压连接到比较器输入端进行比较获得对应的数字码值。因此，如何获得精确匹配的电容和电阻阵列，减少数字部分对模拟部分的噪声干扰，对于精确地完成从模拟信号到数字信号的转换过程非常重要。
【发明内容】
[0004]本发明要解决的技术问题是提供一种线性特性好抗噪声能力强的逐次逼近型模数转换装置SAR ADC版图结构。
[0005]为解决上述技术问题，本发明的逐次逼近型模数转换装置的版图结构，包括:分别供电且信号线分开放置或使用屏蔽线实施隔离的模拟电路部分和数字电路部分；
[0006]模拟电路部分包括:采样保持电路101、比较器102、电容阵列104、电阻阵列105、开关阵列106和放大器107相邻放置；
[0007]电容阵列104和电阻阵列105连接于开关阵列106，开关阵列106连接于放大器107，采样保持电路101和放大器107连接于比较器102，比较器102连接于移位寄存器103，参考电压驱动器109连接于电阻阵列105、开关阵列106和放大器107，偏置电路110连接于采样保持电路101、放大器107和参考电压驱动器109，测试电路111连接于参考电压驱动器109和采样保持电路101 ；
[0008]数字电路部分包括:相连的移位寄存器103和时钟产生电路108 ；比较器102输出连接到移位寄存器103。
[0009]其中，所述电容阵列104由多个相同的电容单元构成，所述多个相同的电容单元等距同向放置并且器件参数完全一致，且每个电容单元周围的连线和器件完全一致；电容阵列104周围具有一圈两端接地电压的虚拟电容。逐次逼近型模数转换装置SAR ADC的每一转换位的电容大小遵循二进制权重法则，同时电容阵列104区域内的相应电容的连线长度也按照二进制权重法则实施，并且连线的连接方式和间距完全相同，以保证不同转换位对应的电容在引入连线寄生电容后依然遵循二进制权重比例关系；电容阵列104周围排列一圈的电容为两端接地电压的虚拟电容，以保证电容阵列104内部的每个电容单元都具有相同的周边环境。
[0010]其中，电阻阵列105由多个串联电阻单元构成，所述多个串联电阻单元以等距同向同排放置并且器件参数完全一致；电阻阵列105两侧具有两端接地电压的虚拟电阻，以保证电阻阵列105内部电阻单元之间的匹配性。
[0011]其中，本版图结构的所有NM0S器件所在的衬底区域围绕衬底接触孔，所有PM0S器件所在的N阱区域围绕N阱接触孔，并且衬底接触孔和N阱接触孔分别连接到地电压和电源电压。
[0012]综上所述，本发明逐次逼近型模数转换装置SAR ADC的结构简单，布局合理，信号路径清晰，匹配程度高，抗噪声能力强，从而使设计得到的芯片线性特性好，抗噪声能力强。
【附图说明】
[0013]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0014]图1为本发明实施例的SAR ADC版图结构的布局示意图。
[0015]图2为本发明一实施例的10位SAR ADC中的电容阵列、电阻阵列、开关阵列以及放大器组成的数模转换器电路图。
[0016]图3为本发明一实施例的10位SAR ADC中的电容阵列的布局示意图。
[0017]图4为本发明一实施例的电容阵列内部电容单元的连线图。
[0018]图5为本发明一实施例的电容阵列内部电阻单元的连线图。
[0019]附图标记说明
[0020]采样保持电路101
[0021]比较器102
[0022]移位寄存器103
[0023]电容阵列104
[0024]电阻阵列105
[0025]开关阵列106
[0026]放大器107
[0027]时钟产生电路108
[0028]参考电压驱动器109
[0029]偏置电路110
[0030]测试电路111
[0031 ]第一参考电压VREFH
[0032]第二参考电压VREFL
[0033]数模转换器输出端DAC0UT
[0034]电容阵列104 内部电容单元 C0，Cl, C2, C3, C4, C5, C6, CF
[0035]电阻阵列105内部电阻单元R，R/2
[0036]电容单元值C
[0037]虚拟电容DUM
[0038]开关阵列S0-S6、SW0-SW15、SR、SW、SF
【具体实施方式】
[0039]本发明的一个示例性实施例中，提供了一种逐次逼近型模数转换装置SAR ADC的版图结构，如图1所示，本实施例逐次逼近型模数转换装置SAR ADC版图结构包括:
[0040]模拟电路部分包括:采样保持电路101、比较器102、电容阵列104、电阻阵列105、开关阵列106和放大器107相邻放置。
[0041]电容阵列104和电阻阵列105连接于开关阵列106，开关阵列106连接于放大器107，采样保持电路101和放大器107连接于比较器102，比较器102连接于移位寄存器103，参考电压驱动器109连接于电阻阵列105、开关阵列106和放大器107，偏置电路110连接于采样保持电路101、放大器107和参考电压驱动器109，测试电路111连接于参考电压驱动器109和采样保持电路101。
[0042]数字电路部分包括:相连的移位寄存器103和时钟产生电路108 ；比较器(102)输出连接到移位寄存器(103)。
[0043]根据模块不同的信号类型，SAR ADC划分为模拟、数字两部分并分别进行供电，数字部分包含移位寄存器103和时钟产生电路108，数字部分给与数字供电，其余模块为模拟部分，给与模拟供电；移位寄存器103和时钟产生电路108分别位于版图区域的最