专利名称：注入型同步窄带再生锁相环的制作方法
技术领域：
本发明涉及高速时钟恢复电路结构，具体是一种注入型同步窄带再生锁相环(ISNRPLL)。
在高速时钟恢复的集成电路设计中，根据采用的工艺和电路工作条件的不同，通常采取了无源滤波结构、锁相环结构及同步振荡结构。无源滤波器结构的优点是结构简单，频率相位稳定性好，缺点是不能集成，工作频率范围很窄，不能在片内调节。
同步振荡结构的优点是噪声带宽可以与捕获范围无关，有更高的输入灵敏度，比二阶PLL捕获速度更快，对载频远端的噪声有较好的抑制能力。其不足之处是无法消除相位差，而且相位差与频偏有关，载频近端的噪声性能较差。
锁相环结构可以完全集成在芯片上，可以跟踪输入数据波特率的变化，在一定条件下可以消除相位差。但其电路结构比较复杂，本身的捕获范围很小，较难解决噪声带宽和捕获范围的矛盾，且捕获速度较慢。这种电路结构在与其它电路结合后，在性能上可以有很大改善，成为目前高速时钟恢复设计的一个主要方向。
ILPLL(注入型锁相环)结构是对PLL结构和同步振荡(SO)结构的一种综合改进。如图1所示的传统的ILPLL原理框图，它由IL和PLL电路两部分组成，在一定程度上结合了两者的优点，弥补了各自的缺点。但目前有两点不足影响它在芯片实现上的应用1>、频率特别高时，IL振荡器在芯片上实现有一定难度；2>、现有的电路结构不能很好地调节输入数据和输出时钟的相位差。另外这种电路结构往往需要在后端增加一个倍频电路来产生所需的时钟，因此带来了不易控制的相位偏差。
本发明的目的在于克服现有技术的上述不足，提供一种基于注入同步窄带再生压控振荡器(ISNRVCO)的注入型同步窄带再生锁相环(ISNRPLL)电路，它具有传统ILPLL结构的全部优点，适合用深亚微米数字CMOS工艺完全集成，同时可快速调节输入数据和输出时钟的相位关系，实现再生的时钟和输入数据的自对准。
本发明的注入型同步窄带再生锁相环(ISNRPLL)，包括同步振荡环路、锁相环路，其特征在于所述的同步振荡环路含注入同步窄带再生压控振荡器(ISNRVCO)；用于产生时钟频率分量的异或倍频电路，其输入端、输出端分别连接输入数据和所述注入同步窄带再生压控振荡器的输入端。
所述的锁相环路含bang-bang数字鉴相器，用于检出输入数据和所述注入同步窄带再生压控振荡器的输出时钟信号的相位差信号；电荷泵，用于接收bang-bang数字鉴相器的输出相位差信号；环路滤波器，其输入端、输出端分别连接所述电荷泵和注入同步窄带再生压控振荡器的电压控制端。
还包括一个D触发器，D触发器的数据端、时钟输入端分别连接输入数据和所述注入同步窄带再生压控振荡器的输出时钟信号，该D触发器用于数据输出。
本发明的ISNRPLL电路以注入同步窄带再生压控振荡器(ISNRVCO)为核心，由bang-bang模式工作的数字鉴相器来产生相差和频差的信息，通过由电荷泵和环路滤波器构成的低通环节来对ISNRVCO进行控制。注入同步窄带再生压控振荡器对谐振回路本身的要求不高，可以通过在芯片上集成电感来实现，因此工艺适用面广，外接元件少，不需要外部提供参考时钟。同步振荡环路和锁相环路两部分的交叉作用使电路的总体性能得到了较大提高，在捕获范围，捕获时间，相位噪声等性能上比常规的锁相环结构大大改进，可以作为GHz的高速时钟恢复集成电路使用。
根据系统仿真结果，ISNRPLL电路的频率捕获范围可以比常规的二阶锁相环大数十倍，因此在某些时钟恢复应用中，可以不需要专门的频率捕获电路。仿真结果也表明，ISNRPLL电路的频率捕获时间也有较大程度的减少；在噪声性能分析上，ISNRPLL电路在载频远端和近端的噪声性能都比较好。
本发明的
如下图1是传统的ILPLL原理框图；图2是本发明的ISNRPLL原理框图；图3是其bang-bang模式鉴相器的工作原理示意图；图4是ISNRPLL电路中的ISNRVCO原理图；图5是ISNRVCO中相加放大器的典型电路示意图；图6是ISNRVCO中调谐放大器的典型电路示意图。
ISNRPLL电路原理如图2所示，它包括异或倍频电路1，同步注入窄带再生压控振荡器(ISNRVCO)2，bang-bang模式工作的数字鉴相器5，电荷泵4，环路滤波器3及D触发器6。其中异或倍频电路和ISNRVCO构成注入锁定环路，bang-bang数字鉴相器、电荷泵及环路滤波器构成PLL环路，D触发器6用于数据判决输出。由bang-bang模式工作的数字鉴相器来产生相差和频差的信息，通过由电荷泵和环路滤波器构成的低通环节来对ISNRVCO进行控制。
图3示出了bang-bang模式鉴相器的工作原理。在时钟(CLOCK)的上升沿和下降沿对数据(DATA)进行采样，根据对采样数据的判断，来决定数据和时钟相位的关系。比如，在A、T、B时刻采样得到的数据分另定义为DA、DT、DB，则有如下的判断逻辑1)DA＝DT，时钟的相位超前；2)DT＝DB，时钟的相位滞后；3)DA＝DB，数据未发生变化，该周期相位判断无效。当时钟相位超前时，鉴相器输出一个时钟周期的负脉冲；当时钟相位滞后时，鉴相器输出一个时钟周期的正脉冲。当相位判断无效时，鉴相器输出为0。电荷泵由鉴相器的正负脉冲输出控制，给电容充放电，这个过程是bang-bang(节拍)工作的。
图4为ISNRVCO的原理图。它包括一级相加放大器9，三级调谐放大器12、15、16，四者构成一个正反馈环路，相邻两级的前级的两个输出端分别连接后级的两个数据输入端，调谐放大器16的输出端17、18反馈到相加放大器9的两个反馈输入端，每一级放大器的控制端均连接控制端口20、21，控制端口20和21用于输入调谐控制信号，端口20接环路滤波器3的输出，端口21为外接控制端口。
相加放大器的典型电路如图5所示。相加放大器包括MOS管22、23构成的注入信号差分对；MOS管25、26构成的反馈信号差分对；分别为所述两个差分对提供电流源的电流源管24、27，所述电流管24、27通过电流管28与低电源电压(VSS)连接；MOS管36～39构成的差动源极跟随器；所述两个差分对的输出端S1、S2分别串联集成电感29、30，一端接控制端口20的等效变容二极管33、32的另一端分别连接所述的输出端S1、S2，一端接控制端口21的等效变容二极管35、34的另一端分别连接所述的输出端S1、S2。MOS管24栅极的端子19、MOS管27栅极的端子40分别控制两个差分对的工作电流，从而决定信号注入的强度。串联在差分对输出回路的MOS管31用来调节其静态工作点。
调谐放大器的典型电路如图6所示。调谐放大器包括MOS管50、51构成的输入信号差分对，分别串联在所述差分对两个输出端的集成电感53、54，为所述差分对提供电流源的电流源管52，四个等效变容二极管56～59，及MOS管60～63构成的用于信号输出的差动源极跟随器；一端接控制端口20的等效变容二极管56、57的另一端分别连接所述的差分对的相应输出端，一端接控制端口21的等效变容二极管58、59的另一端分别连接所述的差分对的相应输出端。所述的差分对、两个片上集成电感、四个等效变容二极管以及相关的寄生电容构成了调谐回路。串联于差分对输出回路的MOS管55用于调节其静态工作点。
上述ISNRVCO电路中的调谐放大器12、15、16的电路结构是相同的。
权利要求
1.一种注入型同步窄带再生锁相环(ISNRPLL)，包括同步振荡环路、锁相环路，其特征在于所述的同步振荡环路含注入同步窄带再生压控振荡器(ISNRVCO)；用于产生时钟频率分量的异或倍频电路，其输入端、输出端分别连接输入数据和所述注入同步窄带再生压控振荡器的输入端；所述的锁相环路含bang-bang数字鉴相器，用于检出输入数据和所述注入同步窄带再生压控振荡器的输出时钟信号的相位差信号；电荷泵，用于接收bang-bang数字鉴相器的输出相位差信号；环路滤波器，其输入端、输出端分别连接所述电荷泵和注入同步窄带再生压控振荡器的电压控制端；还包括一个输出数据的D触发器，D触发器的数据端、时钟输入端分别连接输入数据和所述注入同步窄带再生压控振荡器的输出时钟信号。
2.根据权利要求1所述的注入型同步窄带再生锁相环(ISNRPLL)，其特征在于所述的注入同步窄带再生压控振荡器(ISNRVCO)，是由一级相加放大器(9)和三级调谐放大器(12、15、16)构成的，每一级放大器的输出端均连接下级放大器的数据输入端；调谐放大器(16)的输出端(17、18)连接到相加放大器(9)的两个反馈输入端，每一级放大器的控制端均通过控制端口(20、21)输入调谐控制信号。
3.根据权利要求2所述的注入型同步窄带再生锁相环(ISNRPLL)，其特征在于所述的相加放大器包括MOS管(22、23)构成的注入信号差分对；MOS管(25、26)构成的反馈信号差分对；分别为所述两个差分对提供电流源的电流源管(24、27)，所述电流管(24、27)通过电流管(28)与低电源电压(VSS)连接；MOS管(36～39)构成的差动源极跟随器；分别串联在所述两个差分对的输出端S1、S2的集成电感(29、30)；及四个等效变容二极管(32～35)，一端接控制端口(20)的等效变容二极管(33、32)的另一端分别连接所述的输出端S1、S2，一端接控制端口(21)的等效变容二极管(35、34)的另一端分别连接所述的输出端S1、S2。
4.根据权利要求2所述的注入型同步窄带再生锁相环(ISNRPLL)，其特征在于所述的调谐放大器包括MOS管(50、51)构成的输入信号差分对，分别串联在所述差分对两个输出端的集成电感(53、54)，为所述差分对提供电流源的电流源管52，四个等效变容二极管(56～59)，及MOS管(60～63)构成的用于信号输出的差动源极跟随器；一端接控制端口(20)的等效变容二极管(56、57)的另一端分别连接所述的差分对的相应输出端，一端接控制端口(21)的等效变容二极管(58、59)的另一端分别连接所述的差分对的相应输出端。
全文摘要
注入型同步窄带再生锁相环(ISNRPLL),包括:由注入同步窄带再生压控振荡器(ISNRVCO)和异或倍频电路组成的同步振荡环路,由数字鉴相器、电荷泵及环路滤波器组成的锁相环路,以及输出数据的D触发器。其ISNRVCO电路对谐振回路本身的要求不高,可以通过在芯片上集成电感来实现,适合用深亚微米数字CMOS工艺完全集成,外接元件少。根据系统仿真结果显示,其在捕获范围、捕获时间和相位噪声等性能上比常规的锁相环结构大大改进,可以作为GHz的高速时钟恢复集成电路使用。
文档编号H04L7/027GK1328383SQ00108478
公开日2001年12月26日 申请日期2000年6月8日 优先权日2000年6月8日
发明者黄立中 申请人:华为技术有限公司