专利名称：叠层陶瓷电子零件的制造方法
技术领域：
本发明涉及叠层陶瓷电子零件的制造方法，特别是涉及叠层陶瓷电容器、叠层型电感器、叠层型LC滤波器等叠层陶瓷电子零件的制造方法。
涂敷了陶瓷浆料18的载体薄膜14被输送到干燥装置20，干燥陶瓷浆料18，然后暂且由卷绕装置26卷绕。这样，在载体薄膜14上形成陶瓷生片22。接着，开卷被卷绕的载体薄膜，在印刷装置24中，在陶瓷生片22上印刷要成为叠层陶瓷电容器内部电极的内部电极型板。形成内部电极型板的载体薄膜14，在干燥装置25被干燥之后，再次由卷绕装置26卷绕成滚筒状。另外，也可以在载体薄膜14上形成陶瓷生片后，不进行卷绕的状态下，直接继续进行内部电极型板的印刷、干燥，然后使之卷绕。
其后，再次拉出被卷绕的载体薄膜14，把陶瓷生片22切断适当的大小，而形成多个叠层。把叠加了陶瓷生片22的叠层体一个一个切断后烧制，形成具有内部电极的陶瓷烧结体。在这个陶瓷烧结体的外表面形成外部电极，把内部电极连接到外部电极的方法制作叠层陶瓷电容器。
近几年，随着电子器械的小型化，要求叠层陶瓷电子零件的小型化，如在叠层陶瓷电容器中也追求小型、大容量化。因此，正在推进陶瓷烧结体的多层化和组成它的陶瓷层的薄层化。但是，为了形成陶瓷生片的作为载体薄膜而利用的合成树脂薄膜，通常，在表面不可避免地存在着凹凸不平。由于这样的凹凸不平，在薄层化的陶瓷生片上会形成局部的凹陷或是针孔。因此，对于最终获得的叠层陶瓷电容器等，会发生内部电极间的短路或可靠性下降的问题。这样，如果使陶瓷层薄层化，就容易受载体薄膜表面的凹凸不平的影响。
因此，正在研究最大限度地消除载体薄膜表面的凹凸不平，使凹凸不平的影响变得最小。但是，作为涂敷陶瓷浆料的载体薄膜利用已成为滚筒型的载体薄膜时，尽管平整了表面，但在陶瓷生片上仍存在着局部的凹陷或针孔等。因此，本发明者们专心研究结果，探明了这些是下面要叙述的静电的影响所引起的。载体薄膜滚筒中，重叠的载体薄膜间的接触面积变大，拉出载体薄膜时变得易带电，此时产生的开卷带电量变大。另外，由于载体薄膜和陶瓷生片间的接触面积大，从载体薄膜中剥离陶瓷生片时的载体薄膜容易带电，这时产生的剥离带电量变大。由于这些带电引起的静电原因，在陶瓷生片内或叠层体内杂质的混入量变多。
还有，由于带电引起的静电放电，导致在陶瓷生片或载体薄膜中形成的脱离层等的劣化，剥离时，在陶瓷生片上产生皱纹。特别是，当提高陶瓷浆料的涂敷速度时，由于载体薄膜的拉出速度也提高，所以开卷带电量变大，上述静电的影响变大。其结果，最终获得的叠层陶瓷电容器中，有内部电极间短路或可靠性下降等问题。
而且，通常，陶瓷浆料涂敷在载体薄膜的横向两端除外的部分，如果载体薄膜表面的凹凸变小的话，卷绕中，载体薄膜横向两端重叠时，该两端部的密接性变好。因此，卷绕已形成陶瓷生片的载体薄膜时，发生空气的进入。所以，在载体薄膜的卷绕作业中，如果排出已进入的空气，发生卷绕错位，存在其后的精度变低的问题。
另外，为使陶瓷层薄层化，形成薄的陶瓷生片时，通过往载体薄膜上涂敷陶瓷浆料的速度的提高，可以减少陶瓷生片膜厚度的不均匀。而且，从提高叠层陶瓷电子零件的生产率角度来说，这个陶瓷浆料涂敷速度的提高是必要的技术。
因此，本发明的主要目的在于提供为了使陶瓷生片的膜厚变薄，即使提高了往载体薄膜上涂敷陶瓷浆料的速度，也仍能获得可靠性高的叠层陶瓷电子零件的叠层陶瓷电子零件的制造方法。
本发明是叠层电子零件制造方法；该制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在上述载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥被涂敷的上述陶瓷浆料而形成陶瓷生片的工序、在上述陶瓷生片上形成内部电极型板的工序、叠成已形成上述内部电极型板的上述陶瓷生片而获得叠层体的工序、把上述叠层体一个一个切断后烧制而获得陶瓷烧结体的工序、在上述陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为上述载体薄膜，具有使上述陶瓷浆料涂敷面由JISB0601所定义的最大厚度Rmax小于0.2μm表面的载体薄膜。
本发明还叙述了叠层电子零件的制造方法；其制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥已涂敷的陶瓷浆料而形成陶瓷生片的工序、在陶瓷生片上形成内部电极型板的工序、叠成已形成内部电极型板的陶瓷生片而获得叠层体的工序、把叠层体一个一个切断后烧制而获得陶瓷烧结体的工序、在陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为载体薄膜，利用具有上述陶瓷浆料涂敷面由JISB0601所定义的最大高度Rmax小于0.2μm的表面，同时在陶瓷浆料涂敷面形成分离层，在陶瓷浆料涂敷面的反面由JISB0601定义的最大高度Rmax大于0.5μm而小于1μm的载体薄膜。
本发明还叙述了叠层电子零件的制造方法；其制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥已涂敷的陶瓷浆料而形成陶瓷生片的工序、在陶瓷生片上形成内部电极型板的工序、叠成已形成内部电极型板的陶瓷生片而获得叠层体的工序、把叠层体一个一个切断后烧制而获得陶瓷烧结体的工序、在陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为载体薄膜，利用具有陶瓷浆料涂敷面由JISB0601所定义的最大高度Rmax为小于0.2μm的表面，同时在陶瓷浆料涂敷面形成分离层，在陶瓷浆料涂敷面的反面由JISB0601所定义的最大高度Rmax为大于0.2μm而小于1μm的载体薄膜，并在载体薄膜的至少一个面上形成防止带电层。
这些叠层陶瓷电子零件的制造方法中，构成陶瓷烧结体的陶瓷层的厚度最好是小于3μm。
根据利用具有陶瓷浆料涂敷面为由JISB0601所定义的最大厚度Rmax小于0.2μm的表面的载体薄膜，涂敷陶瓷浆料后进行干燥时，在陶瓷生片上不易产生凹陷或针孔。
另外，以大于30米/分钟的涂敷速度在载体薄膜的一面上涂敷陶瓷浆料时，载体薄膜的陶瓷浆料涂敷面的反面最大高度Rmax为小于1μm时，可以减少卷绕载体薄膜时的陶瓷生片的缺陷，还能避免空气的进入。而且，在载体薄膜的陶瓷浆料涂敷面的反面最大高度Rmax大于0.5μm时，可以减少剥离时的带电量。
另外，在载体薄膜上形成了带电防止层时，因为在载体薄膜的陶瓷浆料涂敷面的反面最大高度Rmax大于0.2μm，可以减少剥离时的带电量。
这些效果，使组成叠层陶瓷电子零件陶瓷烧结体的陶瓷层厚度为小于3μm而薄层化时，效果更显著。
对于本发明的上述目的、其它的目的、特征及优点，从结合附图
而进行的以下的发明实施方式的详细说明中更加清楚。
图2是表示实施例1的PET薄膜陶瓷浆料涂敷面上Rmax与PET薄膜一侧的陶瓷生片表面的缺陷数量以及叠层陶瓷电容器的短路异常率之间关系的图表。
图3是表示实施例1的PET薄膜陶瓷浆料涂敷面的反面上Rmax与剥离带电量及PET薄膜一侧的另一侧陶瓷生片表面的缺陷数量之间的关系的图表。
图4是表示实施例2的叠层陶瓷电容器陶瓷层的厚度与短路异常率之间的关系的图表。
图5是表示实施例4的陶瓷浆料的涂敷速度与开卷带电量之间的关系的图表。
符号的说明10制造装置12载体薄膜滚筒14载体薄膜16涂敷装置18陶瓷浆料20，25干燥装置22陶瓷生片24印刷装置26卷绕装置作为这样的载体薄膜14，可以利用具有陶瓷浆料18涂敷面由JISB0601所定义的最大厚度Rmax小于0.2μm表面的载体薄膜。因为利用具有这样表面的载体薄膜14，在陶瓷生片22上不易产生凹陷或针孔等，由此可以获得内部电极短路、可靠性低等问题少的叠层陶瓷电容器。特别是，为了使构成陶瓷烧结体的陶瓷层厚度小于3μm而薄层化时，可获得这种效果。在载体薄膜14的陶瓷浆料涂敷面上形成分离层。由于有分离层，很容易把陶瓷生片22从载体薄膜14中剥离。
作为载体薄膜14，利用具有陶瓷浆料涂敷面反面由JISB0601所定义的最大厚度Rmax为大于0.5μm而小于1μm表面的载体薄膜。通过利用这样的载体薄膜14，在卷绕已形成陶瓷生片22的载体薄膜14时，在陶瓷生片22的表面不易发生缺陷。又因利用这样的载体薄膜14，可以避免卷绕时的空气进入，可抑制陶瓷生片22的皱摺的发生。还有，由于利用这样的载体薄膜14，可减少剥离带电量。另外，在载体薄膜14的陶瓷生片的形成面的反面上形成带电防止层时，即使其面具有Rmax为大于0.2μm而小于1μm表面的载体薄膜，也能够减少剥离带电量。
通过利用这样的载体薄膜14，在载体薄膜滚筒12中相重叠的载体薄膜14问的密接度不至于过大，拉出载体薄膜14时，不易带电。另外，在载体薄膜形成带电防止层时，更不易带电。因此，在进行陶瓷浆料18的涂敷速度为大于30米/分钟的高速涂敷的情况下，也可以减少载体薄膜14的开卷带电量。
因此，通过利用这样的载体薄膜14，在载体薄膜14上可以高速进行陶瓷浆料18的涂敷，可获得具有厚度不均匀情况少的薄膜化的陶瓷生片22。而且，可以减少由静电所引起的影响，可以防止在陶瓷生片22上发生皱摺等。通过这些效果，最终可获得内部电极无短路、可信度高的叠层陶瓷电容器。
实施例(实施例1)作为载体薄膜，准备了PET(聚对笨二甲酸乙二酯)薄膜。在这个实施例中，为了通过变化载体薄膜的凹凸及Rmax而进行评价，使PET薄膜中含有微粒。作为这样的微粒，可以利用无机微粒、有机微粒、聚酯聚合时生成的结晶微粒。
另外，在本实施例中，为了调整PET薄膜的陶瓷浆料涂敷面和前其反面由JISB0601所定义的最大厚度Rmax，进行了喷沙。另外，调整Rmax不局限于利用喷沙，也可以利用粘合具有不同表面粗糙度的PET薄膜的方法或在PET薄膜的一面涂敷树脂来改变表面粗糙度的方法。
在这样获得的PET薄膜的陶瓷浆料涂敷面上，涂敷钛酸钡系列陶瓷粉体为主原料的陶瓷浆料，使构成陶瓷烧结体的平均陶瓷厚度层达到2.5μm，然后进行干燥形成陶瓷生片。接着，在这个陶瓷生片上，印刷镍糊，进行干燥后，卷绕成PET薄膜。拉出卷绕的PET薄膜，一边从PET薄膜中剥离印刷了镍糊的陶瓷生片，一边叠层100片而获得叠层体。把这个叠层体切断成一个一个的小片烧制后作为陶瓷烧结体，形成外部电极，形成了陶瓷电容器。
在温度为25℃、湿度为50％的环境气氛下，测定了从PET薄膜中剥离陶瓷生片而产生的剥离带电量。剥离带电量的测定是利用KASUGA、DENKI、INC的KSD0103而进行的。另外，对于获得的叠层陶瓷电容器，评价了内部电极的短路异常。短路异常的评价，是利用横河HEURECPACKAKD(株)的HP-4278A，在温度为25℃、湿度为50％RH、频率为1KHZ、电压为0.5V的条件下进行的。在这个评价中，选了300个样品。对于陶瓷生片的缺陷，分别在陶瓷生片的两面，用200倍的光学显微镜观察了15cm2的大小面积，评价了缺陷的个数。这些评价结果示于图2和图3中。
在图2中，表示了把PET薄膜的陶瓷浆料涂敷面的反面的Rmax定为1μm、使陶瓷浆料涂敷面上变化Rmax时的陶瓷生片的PET薄膜面的缺陷数量，和叠层陶瓷电容器的短路异常率。从图2可知，因PET薄膜的陶瓷浆料涂敷面的Rmax小于0.2μm，达到了缺陷数量为0、短路异常率为0％。
另外，在图3中，表示了把PET薄膜的陶瓷浆料涂敷面的Rmax定为0.2μm、使陶瓷浆料涂敷面反面上Rmax变化时的PET薄膜一侧和另一侧陶瓷生片表面的缺陷数量，和剥离带电量。从图3可知，PET薄膜的陶瓷浆料涂敷面反面的Rmax小于1μm，板的缺陷数量为0。这是因为在卷绕PET薄膜时，即使PET薄膜的反面与陶瓷生片的表面密接，但PET薄膜反面的凹凸不平对陶瓷生片表面的影响很少的缘故。而且，当PET薄膜的陶瓷浆料涂敷面的反面上的Rmax大于0.5μm时，剥离带电量为小于0.2KV/cm。而且，当在PET薄膜的陶瓷浆料涂敷面的反面形成带电防止层，和陶瓷浆料涂敷面反面上的Rmax大于0.2μm时，剥离带电量为小于0.2KV/cm。
从这个结果可知，PET薄膜的陶瓷浆料涂敷面上的Rmax小于0.2μm，且当陶瓷浆料涂敷面反面的Rmax大于0.5μm而小于1μm时，可以抑制叠层陶瓷电容器的短路异常的发生。并且，在PET薄膜的陶瓷浆料涂敷面的反面上形成带电防止层时，PET薄膜的陶瓷浆料涂敷面上的Rmax小于0.2μm，且当陶瓷浆料涂敷面的反面上的Rmax大于0.2μm而小于1.0μm时，可以抑制叠层陶瓷电容器的短路异常的发生。
(实施例2)在这个实施中，通过改变构成陶瓷烧结体的陶瓷层厚度，评价了叠层陶瓷电容器的短路异常。在此，作为涂敷陶瓷浆料的PET薄膜，利用表1所示的薄膜。
表1
在如表1所示的PET薄膜的陶瓷浆料涂敷面上，涂敷以钛酸钡系列粉体为主要成分的陶瓷浆料以后，干燥而形成陶瓷生片。在这个陶瓷生片上印刷、干燥镍糊。把印刷了镍糊的陶瓷生片从PET薄膜中剥离的同时，叠成100片获得叠层体。把这个叠层体切断成一个一个的片烧制形成陶瓷烧结体，在这个陶瓷烧结体上形成外部电极、再形成叠层陶瓷电容器。图4表示了对获得的叠层陶瓷电容器测定的短路异常及短路异常率。
在图4中利用本发明的PET薄膜时，构成叠层陶瓷电容器的陶瓷烧结体的陶瓷层厚度即使小于3μm，叠层陶瓷电容器的短路异常率也小于12％。与此相反，当利用比较例1及比较例2的PET薄膜时，如果构成陶瓷烧结体的陶瓷层厚度为小于3μm，则叠层陶瓷电容器的短路异常率将会大大增高。
从这个结果可以知道，构成陶瓷烧结体的陶瓷层厚度即使小于3μm，对于载体薄膜，通过利用陶瓷浆料涂敷面上的Rmax为0.2μm，且陶瓷浆料涂敷面的反面上的Rmax为1.0μm的PET薄膜，可抑制叠层陶瓷电容器的短路异常的产生。另外，在这个实施例中，作为载体薄膜利用了PET薄膜，但不限于这种合成树脂薄膜，即使利用金属板或箔的情况下，通过使两面的凸起变成上述的值，可获得同样的效果。
(实施例3)在这个实施例中，评价了陶瓷浆料涂敷速度即PET薄膜的卷绕速度和卷绕的PET薄膜内进入空气之间的关系。在这里，当形成了叠层陶瓷电容器时，为了使构成陶瓷烧结体的陶瓷层厚度成为3μm，在PET薄膜上涂敷了陶瓷浆料。在这个实施例中利用的PET薄膜如表2所示。
表2
利用表2所示的载体薄膜，通过改变陶瓷浆料的涂敷速度，涂敷、干燥陶瓷浆料，形成了陶瓷生片。在这个陶瓷生片上涂敷镍糊、经干燥后卷绕，检查有无空气进入的发生。测定内容是陶瓷生片的成形速度稳定后，成形30分钟，然后检查因空气进入所引起的卷绕错位，其检查结果如表3所示。
表3
从表3中可以知道，载体薄膜的陶瓷浆料涂敷面上的Rmax为0.2μm，且陶瓷浆料涂敷面反面上的Rmax为大于0.5μm时，可抑制卷绕时因空气进入所引起的卷绕错位。与此相反，当利用比较例3的载体薄膜时，因陶瓷浆料涂敷面的反面上Rmax为0.2μm，变得过低，陶瓷浆料涂敷速度大于20米/分钟时发生了空气进入，速度为大于50米/分钟时，因卷绕带电量变大而不能检查。另外，当利用比较例4的载体薄膜时，陶瓷浆料涂敷速度变为大于30米/分钟时，发生了空气进入。如果利用比较例5的载体薄膜，虽然没有发生空气进入，但因陶瓷浆料涂敷面上的Rmax变高为1.0μm，在陶瓷生片上将产生缺陷。
(实施例4)在这个实施例中，评价了陶瓷浆料的涂敷速度，即从载体薄膜滚筒中拉出PET薄膜的速度和开卷带电量之间的关系。在这里利用的PET薄膜如表4所示。
表4
图5表示了利用这些PET薄膜，陶瓷浆料涂敷速度与开卷带电量之间的关系。从图5可知，当利用本发明的PET薄膜时，即使陶瓷浆料的涂敷速度大于30米/分钟，开卷带电量也是小于4KV/cm。在陶瓷浆料中因含有芳香族系列溶剂，有必要管理从载体薄膜滚筒中拉出PET薄膜时的开卷带电量，使之小于4KV/cm；但利用本发明的载体薄膜时，即使以大于30米/分钟的速度拉出PET薄膜，也能满足开卷带电量的允许范围。与此相反，当利用比较例7的PET薄膜时，因陶瓷浆料涂敷面的反面上的Rmax低为0.2μm，如果以大于30米/分钟的速度拉出PET薄膜的话，开卷带电量将会变大。如果利用比较例6的PET薄膜的话，虽然开卷带电量小，但因陶瓷浆料涂敷面上的Rmax高为1.0μm，在陶瓷生片上将产生缺陷。
根据本发明，通过将载体薄膜上的陶瓷浆料的涂敷速度大于30米/分钟，可以形成均匀厚度的陶瓷生片，而且使叠层体烧制后的陶瓷层厚度小于3μm的薄膜化成为可能。这时，根据规定涂敷陶瓷浆料的载体薄膜两面的Rmax，可以使开卷带电量、剥离带电量变小，还可以控制陶瓷生片形成时的异常的发生。从而，可提高最终能够获得的叠层陶瓷电子零件的可靠性。
权利要求
1.一种叠层陶瓷电子零件的制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在上述载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥已涂敷的上述陶瓷浆料而形成陶瓷生片的工序、在上述陶瓷生片上形成内部电极型板的工序、叠加上述已形成内部电极型板的上述陶瓷生片而获得叠层体的工序、把上述叠层体一个一个地切断后烧制而获得陶瓷烧结体的工序、以及在上述陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为上述载体薄膜，具有使上述陶瓷浆料涂敷面由JIS(日本工业规格)B0601所定义的最大高度Rmax为0.2μm以下的表面。
2.一种叠层陶瓷电子零件的制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在上述载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥已涂敷的上述陶瓷浆料而形成陶瓷生片的工序、在上述陶瓷生片上形成内部电极型板的工序、叠加上述已形成内部电极型板的上述陶瓷生片而获得叠层体的工序、把上述叠层体一个一个地切断后烧制而获得陶瓷烧结体的工序、以及在上述陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为上述载体薄膜，利用具有上述陶瓷浆料涂敷面由JISB0601所定义的最大高度Rmax小于0.2μm表面，同时，在上述陶瓷浆料涂敷面形成分形层，具有在上述陶瓷浆料涂敷面的反面由JISB0601定义的最大高度Rmax大于0.5μm而小于1μm的载体薄膜。
3.一种叠层陶瓷电子零件的制造方法包括从载体薄膜滚筒中拉出载体薄膜的工序、在上述载体薄膜的一面以大于30米/分钟的涂敷速度涂敷陶瓷浆料的工序、干燥已涂敷的上述陶瓷浆料而形成陶瓷生片的工序、在上述陶瓷生片上形成内部电极型板的工序、叠加上述已形成内部电极型板的陶瓷生片而获得叠层体的工序、把上述叠层体一个一个地切断后烧制而获得陶瓷烧结体的工序、以及在上述陶瓷烧结体的外表面形成外部电极的工序；其特征在于作为上述载体薄膜，利用具有使上述陶瓷浆料涂敷面由JISB0601所定义的最大高度Rmax小于0.2μm表面，同时在上述陶瓷浆料涂敷面形成分形层，在上述陶瓷浆料涂敷面的反面具有由JISB0601所定义的最大高度Rmax大于0.2μm而小于1μm的载体薄膜、在上述载体薄膜的至少一个面上形成带电防止层。
4.根据权利要求1-3中的任意1项所述的叠层陶瓷电子零件的制造方法，其特征在于组成上述陶瓷烧结体的陶瓷层的厚度小于3μm。
全文摘要
本发明提供使薄陶瓷生片的膜厚变薄，即使提高载体薄膜上涂敷陶瓷浆料的速度，也能获得可靠性高的叠层陶瓷电子零件和叠层陶瓷电子零件的制造方法。本发明采用从载体薄膜滚筒12中拉出载体薄膜14，用涂敷装置16涂敷陶瓷浆料18，用干燥装置20进行干燥，用卷绕装置26卷绕而形成陶瓷生片22的方法。回卷载体薄膜，用印刷装置24印刷内部电极型板，干燥后用卷绕装置26卷绕。拉出卷绕的载体薄膜12，剥离陶瓷生片22而进行叠层，切断后烧制形成外部电极。在这个制造工序中，作为载体薄膜14，利用陶瓷浆料涂敷面的R
文档编号C04B35/622GK1431667SQ03101410
公开日2003年7月23日 申请日期2003年1月7日 优先权日2002年1月7日
发明者戞山高信, 伊藤英治, 大森长门, 米田康信 申请人:株式会社村田制作所