专利名称：液体排出头和液体排出装置的制作方法
技术领域：
本发明涉及液体排出头和液体排出装置。
背景技术：
日本专利公开No. 2000-141660公开了通过多个电气接触接收控制信号和打印数据的打印头。该打印头包含接收用于驱动打印元件的电压的第一接触部件、用于控制打印元件的驱动的控制电路和接收用于驱动控制电路的电压的第二接触部件。该打印头还包含监测第二接触部件处的电压的监测电路(VDD监测电路)和当监测电路检测到第二接触部件处的电压已下降时通过控制电路停止打印元件的驱动的保护电路。监测电路(VDD监测电路)包含具有与第二接触部件(焊盘)连接的输入端子的第一段逆变器(所述第二接触部件(焊盘)与VDD电源连接)、与第一段逆变器的后段连接的多个逆变器、以及连接在第二接触部件和“地”之间的下拉电阻器。这些逆变器接收等于加热器驱动电压的电源电压 VH(VH > VDD)。当从配有打印头的打印装置向打印头的VDD电力的供给由于某原因被切断时，监测电路检测到由切断导致的第二接触部件处的电压降，并且，保护电路操作。日本专利公开No. 2000-141660没有描述监测电路中的逆变器的详细布置。如果逆变器由一般的CM0S(PM0S和NMOS晶体管)形成、VDD功率电压为3V并且加热器驱动电压VH为24V，那么在PMOS晶体管的栅极和源极之间施加约21V的电压。在这种状态下，第一段逆变器的输出逻辑变得不确定，或者，大的贯通电流流动。为了解决该问题，制备具有非常高的阈值电压的PMOS晶体管，或者，大大增加PMOS晶体管的栅极长度。但是，这些措施新引起一些其它的问题。即，制备具有非常高的阈值电压的PMOS晶体管需要使用与一般的PMOS晶体管的制造工艺不同的特殊的半导体制造工艺，从而增加成本。并且，PMOS晶体管的非常大的栅极长度导致大的芯片尺寸。
发明内容
本发明提供一种具有有利于成本降低的简单布置的液体排出头。本发明的第一方面提供一种排出液体的液体排出头，该液体排出头包括信号处理电路，所述信号处理电路通过第一电压操作并且生成用于控制液体的排出的排出控制信号；液体驱动电路，所述液体驱动电路包含电热换能器、驱动电热换能器的驱动元件、以及控制电路，所述控制电路接收来自所述信号处理电路的排出控制信号并且向驱动元件输出具有比第一电压高的第二电压的驱动信号；以及，监测电路，所述监测电路监测第一电压，在第一电压下降的情况下，所述监测电路输出停止信号，其中，控制电路被配置为根据停止信号停止通过驱动元件的电热换能器的驱动，监测电路包含包含与电源电压节点侧连接的漏极、与“地”侧连接的源极、以及接收第一电压的栅极的晶体管；和被插入电源电压节点和漏极之间并降低在源极和漏极之间施加的电压的降压电路，并且，停止信号从漏极或其上的电压根据漏极处的电压改变的节点被输出。本发明的第二方面提供一种液体排出装置，该液体排出装置包括作为本发明的第一方面限定的液体排出头。参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
图I是表示根据第一实施例的墨排出头的布置的电路图；图2是例示电平转换器的布置的电路图；图3A 3C是表示降压电路的例子的电路图；图4是表示根据第二实施例的墨排出头的布置的电路图。
具体实施例方式根据本发明的液体排出头可被实现为在诸如纸的介质或部件上记录图像的头、或者向诸如基板的物体施加液体以制造诸如DNA芯片、有机晶体管或滤色器的器件的头。根据本发明的液体排出装置包括液体排出头和在其上安装液体排出头的主体部。所述主体部可包括移动液体排出头的驱动机构。以下的实施例将解释使用墨作为要被排出的液体的例子。将参照图I描述根据本发明的第一实施例的墨排出头(液体排出头)100。图I没有不出排出由电热换能器Rh加热的墨的墨喷嘴，也没有不出向墨喷嘴供给墨的墨供给部分。墨排出头100包含信号处理电路101、布置的多个墨驱动电路(液体驱动电路)104和监测电路107。一个墨驱动电路104与一个墨喷嘴对应。在接收到作为电源电压的第一电压VDD的情况下，信号处理电路101基于从主体部发送的图像信号生成用于控制墨排出的排出控制信号。墨排出控制信号是表示是否排出墨的信号。各个墨驱动电路104包含例如电热换能器(例如，电阻元件)Rh、驱动元件10和控制电路20。驱动元件10和电热换能器Rh被串联连接于排出电压VH与排出“地”GNDH之间。在从信号处理电路101接收到排出控制信号的情况下，控制电路20向驱动元件10输出驱动信号，所述驱动信号具有比第一电压VDD高的第二电压VHT1。驱动元件10可包含例如诸如DMOS (扩散M0S)晶体管的MOS晶体管。DMOS晶体管具有导通(ON)电阻值小的特征。监测电路107监测第一电压VDD，在第一电压VDD下降的情况下，监测电路107向停止信号线106输出停止信号。各个墨驱动电路104的控制电路20被配置为根据所述停止信号停止通过驱动元件10驱动电热换能器Rh。监测电路107包含晶体管(NM0S晶体管)丽2和降压电路108。晶体管丽2具有漏极(所述漏极与接收比第一电压VDD高的第三电压VHT2的电源电压节点PSN侧连接)和与“地”侧连接的源极。晶体管丽2在栅极处接收第一电压VDD。降压电路108被插入电源电压节点PSN与晶体管丽2的漏极之间，并且降低在晶体管丽2的源极与漏极之间施加的电压。在本实施例中，停止信号从晶体管丽2的漏极被输出到停止信号线106。第二电压VHTl和第三电压VHT2可相等或彼此不同。晶体管丽2的阈值电压比第一电源电压VDD低。晶体管丽2具有在栅极被施加预先确定的电平的或更高的电压时晶体管MN2的阻抗(电阻值)变得远比降压电路108的阻抗小的特性。监测电路107可被布置在排列多个墨驱动电路104的区域外面。信号处理电路101处理例如从墨排出装置的主体部发送的图像信号，从而生成由、多个位形成的块选择信号和由多个位形成的排出控制信号。信号处理电路101分别向块选择信号线102和排出控制信号线103输出块选择信号和排出控制信号。块选择信号和排出控制信号以第一电压VDD作为逻辑高电平。多个墨驱动电路104被分成多个组。输出到块选择信号线102的块选择信号代表(I■印resent)要从墨驱动电路104选择的组。如上所述，输出到排出控制信号线103的排出控制信号是根据要形成的图像生成的信号，并且代表是否排出墨。当输入到墨驱动电路104的块选择信号和排出控制信号处于活动电平时，墨驱动电路104的控制电路20操作(接通)墨驱动电路104的驱动元件10。由此，墨驱动电路104的电热换能器Rh被驱动，从而通过由电热换能器Rh产生的热排出墨。墨驱动电路104的控制电路20可包含“与” (AND)电路21、电平转换器105和“或非” (NOR)电路23。在接收到作为电源电压的第一电压VDD的供给的情况下，AND电路21操作为计算分别被输出到块选择信号线102和排出控制信号线103的块选择信号和排出控制信号的AND，并然后输出AND。当输入的块选择信号处于活动电平时，AND电路21的操作可被视为向输出侧传送输入的排出控制信号的操作。
在接收到作为电源电压的第一电压VDD和第二电压VHTl的供给的情况下，电平转换器105操作为向NOR电路23输出具有作为逻辑高电平的第二电压VHTl的驱动信号(与排出控制信号对应的信号)。在接收到作为电源电压的第二电压VHTl的供给的情况下，NOR电路23操作。NOR电路23包含用于接收从电平转换器105输出的驱动信号的第一输入端子、用于接收从监测电路107输出的停止信号的第二输入端子、以及与驱动元件10连接的输出端子。NOR电路23计算驱动信号和停止信号的“或非”，并且将其输出到驱动元件10。图3A 3C表示降压电路108的布置的例子。在图3A所示的例子中，降压电路108包含电阻元件。为了减少施加第一电源电压VDD时监测电路107中的电流消耗，电阻元件的电阻值应增加。在图3B所示的例子中，降压电路108包含至少一个二极管。在图3C所示的例子中，降压电路108包含至少一个二极管接法的MOS晶体管(diode-connected MOStransistor)。图3C所示的例子采用PMOS晶体管，但是，NMOS晶体管可替代PMOS晶体管。图3A 3C所示的三个布置例子中的至少两个可被组合。降压电路108可被布置为降低在晶体管丽2的栅极与漏极之间施加的电压。将解释第一电压VDD、第二电压VHT1、第三电压VHT2和驱动电压VH。在一个实施例中，第一电压VDD为3V 5V，驱动电压VH为24V，并且，第二电压VHTl和第三电压VHT2可彼此相等。第二电压VHTl被施加到用作驱动元件10的NMOS晶体管的栅极。较高的电压可减小NMOS晶体管的导通电阻。因此，第二电压VHTl可被设为等于驱动电压VH。但是，当第二电压VHTl被设为等于驱动电压VH时，为了确保漏极-后栅极耐压性，作为形成电平转换器105的PMOS晶体管，需要高度耐压的PMOS晶体管。这会增加半导体制造工艺的成本。为了防止这一点，只要能够确保形成电平转换器105的PMOS晶体管的耐压性，希望将第二电压VHTl增加为第一电压VDD与驱动电压VH之间的中间电压。当第二电压VHTl和第三电压VHT2被设为第一电压VDD与驱动电压VH之间的中间电压时，主体部可供给第二电压VHTl和第三电压VHT2。作为替代方案，降压电路可被布置于墨排出头100中以降低驱动电压VH，由此生成第二电压VHTl和第三电压VHT2。将参照图2解释电平转换器105的布置的例子。AND电路21的输出端子与在接收到作为电源电压的第一电压VDD的供给的情况下操作的第一逆变器电路INVl的输入端子连接。第一逆变器电路INVl的输出端子与在接收到作为电源电压的第一电压VDD的供给的情况下操作的第二逆变器电路INV2和NMOS晶体管丽3的栅极以及PMOS晶体管MPl的栅极连接。第二逆变器电路INV2的输出端子与NMOS晶体管MN4和PMOS晶体管MP2的栅极连接。NMOS晶体管MN3和MN4的源极接地。NMOS晶体管MN3的漏极和PMOS晶体管MPl的漏极与PMOS晶体管MP3的栅极连接。NMOS晶体管MN4的漏极与PMOS晶体管MP2的漏极和PMOS晶体管MP4的栅极连接，并且，它们之间的连接点用作电平转换器105的输出节点OUT。通过该布置，具有第一电压VDD的电压振幅的信号可被转换成具有第二电压VHTl的电压振幅的信号。墨排出头100的信号处理电路101、墨驱动电路104和监测电路107可在诸如硅基板的半导体基板上被形成为半导体集成电路。半导体集成电路具有P_n结。因此，当来自主体部的第一电压VDD的供给被切断时，第一电压VDD供给线(电源电压线)几乎变为“地”电平。与电平转换器105中的第一电压VDD供给线连接的逆变器电路INVl与INV2的输出信号几乎变为“地”电平，从而关断NMOS晶体管丽3和MN4。但是，当在不施加第一电压VDD的情况下施加第二电压VHTl时，晶体管MP3和MP4的栅极处的电压变得不确定，并 且，电平转换器105的输出节点OUT处的电压也变得不确定。在监测电路107中，当不施加第一电压VDD时，第一电压VDD供给线的电压几乎变为“地”电平，并且，晶体管丽2被关断。由此，停止信号线106上的停止信号变为逻辑高电平，S卩，几乎变为第三电压VHT2。当停止信号处于逻辑高电平时，不管来自电平转换器105的输出如何，墨驱动电路104的控制电路20中的NOR电路23的输出电平都变为逻辑低电平(几乎“地”电平)。当不施加第一电压VDD时，监测电路107的晶体管丽2保持截止(OFF)状态。流过电热换能器Rh的电流可因此被切断。当适当地施加第一电压VDD时，监测电路107的晶体管丽2保持导通状态。停止信号线106上的停止信号变为逻辑低电平，并且不影响一般的操作。如上所述，根据第一实施例，降压电路108和晶体管丽2被串联连接于第三电压VHT2与“地”之间。第一电压VDD被施加到晶体管丽2的栅极，并且，停止信号从晶体管丽2的漏极被输出。通过利用该布置，可简化监测电路107的布置。这可有助于成本降低。并且，根据第一实施例，NOR电路23被插入各个墨驱动电路104的电平转换器105与驱动元件10之间，并且，停止信号被供给到NOR电路23的一个输入端子。当第一电压VDD被切断时，即使该简单布置也能够可靠地停止驱动元件10。将参照图4描述根据本发明的第二实施例的墨排出头100。第一实施例可应用于将不在第二实施例中提到的事项。在第二实施例中，墨驱动电路210和监测电路202分别替代第一实施例的墨驱动电路104和监测电路107。各个墨驱动电路201包含例如电热换能器(例如，电阻元件)Rh、驱动元件10和控制电路220。驱动元件10在排出电压VH与“地”之间与电热换能器Rh串联连接。在从信号处理电路101接收到排出控制信号的情况下，控制电路220向驱动元件10输出具有逻辑高电平比第一电压VDD高的第二电压VHTl的驱动信号。各个墨驱动电路201的控制电路220被配置为响应于从监测电路202输出到停止信号线106的停止信号而停止通过驱动元件10驱动电热换能器Rh。墨驱动电路201的控制电路220包含AND电路21、电平转换器105、逆变器(inverter) 231和上拉晶体管232。AND电路21和电平转换器105与第一实施例中的那些相同。在接收到作为电源电压的第二电压VHTl的供给的情况下，逆变器231操作。逆变器231具有接收从电平转换器105输出的驱动信号(与排出控制信号对应的信号)的输入端子和与驱动元件10连接的输出端子。上拉晶体管232根据从监测电路202输出到停止信号线106的停止信号上拉逆变器231的输入端子处的电压。监测电路202监测第一电压VDD，在第一电压VDD下降的情况下，监测电路202向停止信号线106输出停止信号。各个墨驱动电路201的控制电路220被配置为根据停止信号停止通过驱动元件10驱动电热换能器Rh。监测电路202包含晶体管(NM0S晶体管)丽2和降压电路108。晶体管丽2具有漏极(所述漏极与接收比第一电压VDD高的第三电压VHT2的电源电压节点PSN侧连接)和与“地”侧连接的源极。晶体管丽2在栅极处接收第一电压VDD。降压电路108被插入在电源电压节点PSN与晶体管丽2的漏极之间，并且降低在晶体管MN2的源极与漏极之间施加的电压 。第二电压VHTl和第三电压VHT2可相等或彼此不同。监测电路202还包含电流镜电路240和第四晶体管丽5。电流镜电路240由被插入在电源电压节点PSN与降压电路108之间的第二晶体管MP6和被插入在电源电压节点PSN与输出节点OUTN之间的第三晶体管MP7形成。第二晶体管MP6和第三晶体管MP7的栅极与第二晶体管MP6的漏极连接。第四晶体管丽5具有与输出节点OUTN连接的漏极、与“地”侧连接的源极和与晶体管MN2的漏极连接的栅极。在第二实施例中，停止信号从输出节点OUTN被输出到停止信号线106。输出节点OUTN是其电压依赖于晶体管丽2的漏极处的电压改变的节点。当从主体部的第一电压VDD的供给被切断并且供给线上的电压几乎变为“地”电平时，晶体管丽2被关断，并且，没有电流流过晶体管MP6。然后，晶体管丽2的漏极和晶体管MP6的漏极(和栅极)处的电压上升为几乎为第三电压VHT2。由于晶体管丽2的漏极与晶体管丽5的栅极连接，因此，NMOS晶体管丽5被接通。相反，由于晶体管MP6的漏极(和栅极)与晶体管MP7的栅极连接，因此，晶体管MP7被关断。从输出节点OUTN输出到停止信号线106的停止信号几乎变为逻辑低电平(几乎“地”电平)。当在不施加第一电压VDD的状态下施加第二电压VHTl时，晶体管MP3和MP4的栅极处的电压变得不确定，并且，电平转换器105的输出节点OUT处的电压也变得不确定。但是，从监测电路202的输出节点OUTN输出的停止信号处于逻辑低电平。因此，上拉晶体管232被接通，并且，可将逆变器231的输入信号强制固定在逻辑高电平。由此，用作驱动元件10的晶体管丽I的栅极处的电压几乎变为逻辑低电平(几乎“地”电平)，从而保持截止状态。结果，流过电热换能器Rh的电流可被切断。当适当地施加第一电压VDD时，上拉晶体管232被关断，并且不影响一般的操作。根据第二实施例，可通过数量比第一实施例中的具有NOR电路23的墨驱动电路104中的元件少的元件配置墨驱动电路201 (或控制电路220)。注意，具有CMOS布置的NOR电路一般由四个晶体管形成，并且，具有CMOS布置的逆变器电路一般由两个晶体管形成。虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释以包含所有这样的变更方式以及等同的结构和功能。
权利要求
1.一种排出液体的液体排出头，包括 信号处理电路，所述信号处理电路通过第一电压操作并且生成用于控制液体的排出的排出控制信号； 液体驱动电路，所述液体驱动电路包含电热换能器、驱动电热换能器的驱动元件、以及控制电路，所述控制电路接收来自所述信号处理电路的排出控制信号并且向驱动元件输出具有比第一电压高的第二电压的驱动信号；和 监测电路，所述监测电路监测第一电压，在第一电压下降的情况下，所述监测电路输出停止号， 其中，所述控制电路被配置为根据所述停止信号停止通过所述驱动元件驱动所述电热换能器， 所述监测电路包含 晶体管，所述晶体管包含与电源电压节点侧连接的漏极、与“地”侧连接的源极和接收第一电压的栅极；和 降压电路，所述降压电路被插入在电源电压节点和所述漏极之间并降低在所述源极和所述漏极之间施加的电压，并且， 所述停止信号是从所述漏极或一节点被输出的，所述节点处的电压根据所述漏极处的电压改变。
2.根据权利要求I的液体排出头，其中， 所述停止信号是从所述漏极被输出的，并且， 所述控制电路包含NOR电路，所述NOR电路包含用于接收与所述排出控制信号相关的信号的第一输入端子、用于接收所述停止信号的第二输入端子、以及与所述驱动元件连接的输出端子。
3.根据权利要求I的液体排出头,其中， 所述监测电路还包含 包含与输出节点连接的漏极、与“地”侧连接的源极、以及与所述晶体管的漏极连接的栅极的第四晶体管；和 由被插入在所述电源电压节点与所述降压电路之间的第二晶体管和被插入在所述电源电压节点与所述输出节点之间的第三晶体管形成的电流镜电路，并且， 所述停止信号是从所述输出节点被输出的。
4.根据权利要求3的液体排出头，其中，所述控制电路包含 逆变器，所述逆变器包含接收与所述排出控制信号相关的信号的输入端子和与所述驱动元件连接的输出端子；和 上拉晶体管，所述上拉晶体管根据所述停止信号上拉所述输入端子处的电压。
5.根据权利要求I 4中的任一项的液体排出头，其中，所述降压电路包含电阻元件。
6.根据权利要求I 4中的任一项的液体排出头，其中，所述降压电路包含二极管。
7.根据权利要求I 4中的任一项的液体排出头，其中，所述降压电路包含二极管接法的MOS晶体管。
8.一种液体排出装置，包括在权利要求I 7中的任一项中限定的液体排出头。
全文摘要
本发明涉及一种液体排出头和液体排出装置。液体排出头包括通过第一电压操作并且生成排出控制信号的信号处理电路，包含电热换能器、驱动电热换能器的驱动元件和接收排出控制信号并且向驱动元件输出具有比第一电压高的第二电压的驱动信号的控制电路的液体驱动电路，以及监测第一电压并且在第一电压下降的情况下输出停止信号的监测电路。控制电路根据所述停止信号停止通过驱动元件驱动电热换能器。监测电路包含通过降压电路与电源电压节点连接的漏极、与“地”侧连接的源极和接收第一电压的栅极的晶体管。
文档编号B41J2/05GK102729630SQ201210092870
公开日2012年10月17日 申请日期2012年3月31日 优先权日2011年3月31日
发明者大村昌伸 申请人:佳能株式会社