显示装置及其驱动方法

专利名称：显示装置及其驱动方法
技术领域：
本发明涉及显示装置，更具体地，涉及已基本降低了显示在显示装置上 的图像的失真(distortion)的显示装置。
背景技术：
一般来说，在图像显示设备领域中，液晶显示器被广泛用作阴极射线管 的替代物。液晶显示器包括彼此隔开预定距离的两个基板，两个基板中间插 入有液晶层。在液晶显示器中，向液晶施加电场来控制两个基板之间的电场 强度，以调节通过液晶的光量，从而显示期望的图像。
为了显示增加的图像信息量，必须增加液晶显示器的尺寸。但是，随着 液晶显示器尺寸的增加，显示在其上的图像在不同的视角(viewangle)处发生 失真。

发明内容
本发明提供一种已基本降低或有效防止显示在显示装置上的图像的失 真的显示装置。
根据本发明的示范性实施例的显示装置包括面板部分、数据驱动器和栅 极驱动器部分。
面板部分包括多条栅极线、多条数据线和多个像素。该多个像素中的每 个像素包括第一子像素和第二子像素。该第一子像素连接到该多条栅极线的 第一栅极线，该第二子像素连接到该多条栅极线的第二栅极线，并且该第一 子像素和第二子像素均共同连接到该多条数据线中的一条数据线。
该数据驱动器接收图像数据并将数据信号输出到该多条数据线。
该栅极驱动器部分位于面板部分上，并且将多个栅极信号施加到该多条 栅极线。该多个栅极信号中的当前栅极信号在时间上与前一栅极信号重叠预 定时间间隔。
该才册极驱动器部分包括多个级，每个级连接到该多条栅极线中的相应栅 极线。该栅极驱动器还包括向该第 一子像素施加第一4册极信号的第 一栅极驱 动器和向该第二子像素施加第二栅极信号的第二招f极驱动器。
该第 一栅极驱动器和第二栅极驱动器在水平扫描周期的第 一 时间间隔 期间分别输出处于逻辑高状态的第 一栅极信号和第二栅极信号，以分别驱动 该第 一子像素和第二子像素，以及第二栅极驱动器在水平扫描周期的第二时 间间隔期间输出处于逻辑高状态的第二栅极信号，以驱动该第二子像素。
该数据驱动器在水平扫描周期的第 一时间间隔期间向该第 一子像素和 第二子像素输出具有第一电压电平的数据信号，并且在水平扫描周期的第二
时间间隔期间向第二子像素输出具有低于第一电压电平的第二电压电平的 数据信号。
对于每个连续帧和每个连续行，反转数据信号的极性。
在利用具有第二电压电平的数据信号对相邻的前一像素的第二子像素 进行充电的同时，利用具有第二电压电平的数据信号对当前像素的第 一子像 素进行预充电。
第 一子像素连接到该多条栅极线的奇数编号的栅极线，第二子像素连接 到该多条栅极线的偶数编号的栅极线。
该第 一栅极驱动器包括连接到该多条栅极线的相应奇数编号的栅极线 的奇数编号的级，该第二栅极驱动器包括连接到所述4册极线的相应偶数编号 的栅极线的偶数编号的级。
该奇数编号的级的第 一级接收扫描开始信号，并且该奇数编号的级的其 余级接收第 一时钟信号和第二时钟信号。该偶数编号的级的第 一级接收扫描 开始信号，其余偶数编号的级接收第三时钟信号和第四时钟信号。
第一时钟信号和第二时钟信号之间的相位差大约为180度，第三时钟信 号和第四时钟信号之间的相位差大约为180度。
第一时钟信号和第三时钟信号之间的相位差大约为90度，第二时钟信 号和第四时钟信号之间的相位差大约为卯度。
第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的周期基
本相等。
当前栅极信号和前一栅极信号在时间上彼此交叠第 一 时钟信号、第二时 钟信号、第三时钟信号和第四时钟信号的周期的四分之一周期。
从第一栅极驱动器输出的第 一栅极信号的幅度不同于从第二栅极驱动 器输出的第二栅极信号的幅度。
第 一时钟信号和第二时钟信号的幅度不同于第三时钟信号和第四时钟 信号的幅度。
根据本发明的示范性实施例的显示装置还可以包括定时控制器，其从 外部接收图像数据，并将该图像数据输出到数据驱动器；以及灰度级电压发 生器，为数据驱动器提供灰度级电压，以产生输出到多条数据线的数据信号。
在本发明的替换示范性实施例中， 一种驱动具有包括第一子像素和第二 子像素的像素的显示装置的方法，包括在水平扫描周期的第一时间间隔期 间向该第一子像素施加处于逻辑高状态的第一栅极信号和处于第一电压电 平的数据信号；在水平扫描周期的第一时间间隔期间向该第二子像素施加处 于逻辑高状态的第二栅极信号和处于第一电压电平的数据信号；以及在水平 扫描周期的第二时间间隔期间向第二子像素施加处于逻辑高状态的第二栅 极信号和处于第二电压电平的数据信号。
该第二电压电平低于该第一电压电平，并且前一第一栅极信号和前一第 二栅极信号中的至少一个分别与当前第 一栅极信号和当前第二栅极信号中 的至少 一个在时间上交叠。
第 一栅极信号的幅度不同于第二栅极信号的幅度。


通过结合附图对本发明的示范性实施例的进一步详细描述，本发明的上
述和其它方面、特征和优点将变得更易理解，其中
图1是才艮据本发明的示范性实施例的液晶显示器("LCD")的框图； 图2是^f艮据图1所示的本发明的示范性实施例的LCD的像素的等效示
意性电路图3是施加到根据图2所示的本发明的示范性实施例的LCD的像素的 数据信号和栅极信号的波形时序图4是根据图1所示的本发明的示范性实施例的LCD的栅极驱动器的
框图5是根据图4所示的本发明的示范性实施例的栅极驱动器的第一到第 四时钟信号和第 一到第四栅极信号的波形时序图6是根据本发明的替换示范性实施例的LCD的栅极驱动器的第一到 第四时钟信号和第 一到第四栅极信号的波形时序图；以及
图7是根据图4所示的本发明的示范性实施例的栅极驱动器的单个级的 示意性电路图。
具体实施例方式
发明。但是，可以以多种不同的形式来实施本发明，并且不应当将本发明理 解为局限于这里所描述的实施例。相反，提供这些实施例以使得本公开彻底 和完整，并向本领域技术人员充分传达本发明的范围。相似的参考标号始终 指代相似的元件。
应当理解，当称一个元件在另一个元件"之上"时，其能够直接在另 一元件上，或者也可以存在介于其间的元件。相反，当称一个元件"直接" 在另一元件"之上"时，则不存在介于其间的元件。如这里所用的，术语"和 /或"包括相关列出条目的一个或多个的任何组合和所有组合。
应当理解，尽管这里可能使用术语"第一"、"第二"、"第三，，等来描述 各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/ 或部分不应当被这些术语所限制。这些术语仅用于将一个元件、部件、区域、 层和部分和另一个元件、部件、区域、层或部分区分开来。因此，在不脱离 本发明的教导的情况下，下面讨论的第一元件、部件、区域、层或部分可以 被称为第二元件、部件、区域、层或部分。
这里所用的术语仅仅是为了描述具体的实施例，不意欲限制本发明。正 如这里所用的，单数形式"一"、"一个"和"这个"可以意欲也包括复数形 式，除非上下文清楚地指明是单数。还应当理解，用于本说明书中的术语"包 括"和/或"包含"指定了所陈述的特征、区域、整数、步骤、操作、元件和 /或部件的存在，但是不排除一个或更多的其它特征、区域、整数、步骤、操 作、元件、部件、和/或它们的分组的存在或增加。
此外，这里可能使用空间相对术语，如"下方"或"底部"以及"上方"
"顶部"等来描述图中所示的一个元件与其它元件的关系。应当理解，空间相对术语意欲包括器件(device)的除了图中描述的方位之外的不同的方位。 例如，如果在图中的器件被翻转，则被描述为在其它元件"下"方的元件将 定位在其它元件"上"方。因此，4艮据附图的具体方位，示范性术语"下方，， 能够包括"下方"和"上方"两种方位。相似地，如果附图之一中的器件被 翻转，则被描述为在其它元件"之下"或"下面'，的元件将定位在其它元件 "之上"。因此示范性术语"在……之下"或"在……下面"可以包括上方 和下方两种方4立。
除非另有定义，这里所用的所有术语(包括技术和科学术语)具有和本 领域普通技术人员通常理解的相同的意思。还应当理解，诸如在通常使用的 词典中定义的那些术语应当被理解为具有和在相关技术的内容中的意思一 致的意思，并且不应当^C解释为理想化的或超出正M^认识的，除非这里^f故了 特别的定义。
这里参照横截面图来描述本发明的示范性实施例，这些横截面图是本发 明的理想化实施例的示意图。这样，可以预期作为例如制造技术和/或容差的 结果的示意图的形状的变化。因此，不应当将本发明的实施例理解为限于这 里所示出的区域的具体形状，而是应当包括由例如制造导致的形状的偏差。 例如，被示出或描述为平的区域通常可以具有粗糙的和/或非线性特征。此夕卜， 示出的尖角可以是圓形的。因而，图中所示的区域实际上是示意性的，不意 欲将它们的形状示出为区域的精确形状，并且不意欲限制本发明的范围。 下文中，将参照附图更详细地说明本发明的示范性实施例。 图1是根据本发明的示范性实施例的液晶显示器的框图。 参照图1，液晶显示器("LCD") 160包括显示面板100、栅极驱动器 110、数据驱动器120、灰度级电压发生器130、定时控制器140和电压提供 器150。
显示面板100包括多条栅极线，包括栅极线GL,-。dd、 GLkven.....GLn.。dd和GLn.even;多条数据线，包括数据线DI^到DLm;多个像素(未示 出)。该多个像素中的每个像素包括两个子像素，每个连接到不同的栅极线 并且每个连接到相同的数据线，下面将参照图2更详细地描述。
定时控制器140从图形控制器(未示出)接收图像信号R、 G、 B，并 基于定时控制信号CT输出第一控制信号C0N1、第二控制信号CON2、第
三控制信号CON3和图像信号DAT。电压提供器150从外部源(未示出) 接收电源电压Vp，并基于第一控制信号CON1输出第一驱动电压AVDD和 第二驱动电压VSS。第一驱动电压AVDD被施加到灰度级电压发生器130， 第二驱动电压VSS被施加到灰度级发生器130和栅极驱动器110，如图1所示。
栅极驱动器110接收来自于电压提供器150的第二驱动电压VSS和来自 于定时控制器140的第二控制信号CON2，以依次输出多个栅极信号。在示 范性实施例中，栅极驱动器110通过薄膜处理直接形成于显示面板100的末
端部分，并且电连接到位于显示面板IOO上的栅极线GL"。dd、 GLk，.....
GLn.。dd和GLn.even。因而，4册极驱动器110依次将栅极信号施加到栅极线 GL,—。dd、 GL,.e，.....GL^。dd和GU—even,下面将做更详细的描述。
灰度级电压发生器130具有电阻器串(resistor-string)结构，其中多个电阻 器的各个电阻器串联连接，例如彼此电串联。在该电阻器串结构中的每个单 独的电阻器具有相同的电阻。来自于电压提供器150的第 一驱动电压AVDD 和第二驱动电压VSS被施加到该电阻器串结构的相反端的端子。在示范性 实施例中，第二驱动电压VSS是地电压，但是替换示范性实施例不限于此。
灰度级电压发生器130通过输出端输出多个灰度级电压VGMMA的灰度级电压
VGMMA ，每个输出端连接到该电阻器串结构的各个电阻器之间的相应连接节 点。灰度级电压发生器130不限于上述配置。相反，本发明的替换示范性实 施例可以包括输出多个灰度级电压VGMMA的灰度级电压VGMMA的各种配置。
仍然参照图1,数据驱动器120接收来自于定时控制器140的图像信号 DAT和第三控制信号CON3,并且接收来自于灰度级电压发生器130的灰度 级电压VcMMA。基于第三控制信号CON3，数据驱动器120基于灰度级电压 V(MMA将作为数字信号的图像信号DAT转换成模拟数据电压。数据驱动器 120电连接到位于显示面板100上的数据线DL,到DLm。因而，从数据驱动 器120输出的模拟数据电压被施加到数据线DLi到DLm。
图2是根据图1所示的本发明的示范性实施例的LCD的像素的等效示 意性电路图。
参照图2,像素包括第一子像素200和第二子像素210。第一子像素200 包括第一开关器件SW1、第一存储电容器Csu和第一液晶电容器Cun。第一 开关SW1包括连接到第n奇数编号的栅极线GL^。dd的控制端、连接到第m
数据线DLm的输入端、以及连接到第一液晶电容器CLd和第一存储电容器
Cstl的输出端。第一存储电容器Csll维持(maintain)被充进第一液晶电容器C旧 的电荷。更详细地，当栅极信号被施加到连接到第一开关器件SW1的控制 端的第n奇数编号的栅极线GU-。dd时，第一液晶电容器Clc，被充有施加到 连接到第一开关器件SW1的输入端的第m数据线DLm的lt据电压。在示范 性实施例中，栅极信号被定义为具有足够导通第一开关器件SW1的电压电 平的信号。充进第一液晶电容器Cun的数据电压在一帧期间由第一存储电容 器Cstl维持。
第二子像素210包括第二开关器件SW2、第二液晶电容器Qx2和第二 存储电容器Cst2。由于第二子像素210具有与第一子像素200基本相同的结 构和功能，因此将略去第二子像素210的重复的详细描述。在示范性实施例 中，连接到第二开关器件SW2的第n偶数编号的栅极线GLn.even与连接到第 一开关器件SW1的第n奇数编号的栅极线GLn-。dd相邻，例如在其后面，如 图2所示。
在本发明的示范性实施例中，在一帧期间的不同时间时，第一子像素200 的第一液晶电容器Qx,和第二子像素210的第二液晶电容器Clc2被充有彼 此不同的电压，下面将参照图3更详细地进行描述。由于第一子像素200中 充有的电压不同于第二子像素210中充有的电压，因此在根据本发明的示范 性实施例的LCD 160中，基本降低了或有效防止了显示的图像在不同视角处 的失真。
图3是施加到根据图2所示的本发明的示范性实施例的LCD的像素的 数据信号和栅极信号的波形时序图。
如图3所示，在第一时间间隔tl期间，栅极导通信号(例如，具有高值 的栅极信号)被施加到分别连接到第一子像素200和第二子像素210的第n 奇数编号的栅极线GLn，。dd和第n偶数编号的栅极线GLn_even,具有相对于公 共电压Vcom的高的正值的灰度级数据电压Vdata被施加到第m数据线 DLm。因此，第一子像素200和第二子像素210被充有具有高的正值的灰度 级数据电压。
在第二时间间隔t2期间，栅极导通信号不被施加到连接到第一子像素 200的第n奇数编号的栅极线GLn_。dd,而该栅极导通信号仍然4皮施加到连接 到第二子像素210的第n偶数编号的栅极线GLn-even。此外，在第二时间间
隔G期间，具有小于第一时间间隔tl中的灰度级数据电压Vdata的高的正 数据值但是大于公共电压Vcom的值的灰度级数据电压Vdata被施加到连接 到第一子像素200和第二子像素210的第m数据线DLm。因而，较低的灰 度级数据电压Vdata (例如，具有小于第一时间间隔tl中的灰度级数据电压 Vdata的高的正数据值但是大于公共电压Vcom的值的灰度级数据电压 Vdata)仅仅被充到由栅极信号导通的第二子像素210中。结果，第一子像 素200维持在第一时间间隔tl期间充到其中的相对高的正灰度级数据电压。 第一时间间隔tl和第二时间间隔t2定义一个水平扫描周期1H。如上更详细 描述的，在根据示范性实施例的LCD 160的像素中，在一个水平扫描周期 1H的特定时间间隔(例如，第二时间间隔t2 )期间，第一子像素200被充 有具有高值的数据电压Vdata，而第二子像素210被充有具有相对低值的数 据电压Vdata，如图3所示。
仍然参照图3 ，在第 一前(pre-first)时间间隔t0期间，栅极导通信号4皮施
加到第n奇数编号的栅极线GLn.認和前一偶数编号的栅极线GLn小even。因而，
具有相对低值的灰度级数据电压Vdata (例如，具有小于第一时间间隔tl中 的灰度级数据电压Vdata的高的正数据值但是大于公共电压Vcom的值的灰 度级数据电压Vdata)被充电到在时间上在第一时间间隔tl和第二时间间隔 t2期间扫描的像素(下文中称为"当前像素")之前并与其相邻地被扫描的 像素的第二子像素210中。结果，当前像素的第一子像素200也被充电有具 有相对低值的灰度级数据电压Vdata。但是，在根据本发明的示范性实施例
因此，被充电到与当前像素相邻且在当前像素之前的像素的第二子像素210 中的具有相对低值的灰度级数据电压Vdata具有相对于公共电压的负极性， 而当前像素的第一子像素200和第二子像素210均被具有正极性的灰度级数 据电压Vdata充电，如图3所示。
在本发明的示范性实施例中，由于在与第一时间间隔tl相邻且在其之前 的第一前时间间隔t0期间栅极导通信号被施加到第n奇数编号的栅极线
前像素的第一子像素200中。此外，在图3中，该具有相对低的负极性值的 灰度级数据电压Vdata具有比在第 一前时间间隔t0之前且与其相邻的时间间 隔(未标注)中的具有负极性的高灰度级数据电压Vdata的电压电平相对较
高的电压电平(例如，更接近于公共电压Vcom)。因而，当当前像素的第一 子像素200被具有相对低的负极性值的灰度级数据电压Vdata预充电时，在 第 一时间间隔11期间，当前像素的第 一子像素200比在该当前像素的第 一子 像素200被具有相对高的负极性的灰度级数据电压Vdata预充电的情况更快 地达到具有相对高的正极性值的灰度级数据电压Vdata。
因而，如上所述，在根据本发明的示范性实施例的LCD 160中，当与相 邻栅极线对应的栅极信号交叠时，具有相对高值的灰度级数据电压Vdata和 具有相对低值的灰度级数据电压Vdata被分别施加到第一子像素200和第二 子像素210,从而基本上降低或有效消除显示的图像在不同视角处的失真， 从而基本扩大LCD 160的视角的范围。此外，由于当前像素的第一子像素 200被预充电，因此当前像素的第 一子像素200的充电时间缩短，从而改善 了 LCD 160的响应时间。
图4是根据图1所示的本发明的示范性实施例的LCD的栅极驱动器的 框图。
才艮据示范性实施例的栅极驱动器110 (图1)包括多个级，包括第一级 ST1、第二级ST2、第三级ST3和第四级ST4，如图4所示。栅极驱动器110 :故分成第一栅极驱动器部分400和第二栅极驱动器部分410。更详细地，第 一栅极驱动器部分400包括奇数编号的第一级ST1和第三级ST3，而第二栅 极驱动器部分410包括偶数编号的第二级ST2和第四级ST4。因而，第一栅 极驱动器部分400将栅极信号提供给奇数编号的栅极线GLp。dd和GL2_。dd，
第二栅极驱动器部分410将栅极信号提供给偶数编号的栅极线GL,-even和G
第一级ST1、第二级ST2、第三级ST3和第四级ST4的每一个包括设置 端S、栅极电压端Vin、第一时钟端CK、第二时钟端CKB、重置端R、栅 极输出端OUT和进位(carry)输出端CR。
奇数编号级(例如，第一级ST1和第三级ST3 )的每一个通过其设置端 S接收从相邻的前一奇数编号级的进位输出端CR输出的进位信号，并且通 过其重置端R接收从相邻的后一奇数编号级的栅极输出端OUT输出的栅极 信号。但是，第一栅极驱动器部分400的第一级ST1通过其设置端S接收扫 描开始信号STV，而不是从前一奇数编号级输出的进位信号。而且，每个奇 数编号级(例如，第一级ST1和第三级ST3 )接收分别交替地施加到第一时
钟端CK和第二时钟端CKB的第一时钟信号CK—ODD和第二时钟信号 CKB一ODD,并且通过其栅极电压端Vin接收栅极关断电压VSS。更详细地， 当第一时钟信号CK—ODD被施加到第一时钟端CK时，第二时钟信号 CKB—ODD被施加到给定奇数编号级的第二时钟端CKB。此外，第一时钟信 号CK_ODD和第二时钟信号CKB_ODD被交替地施加到每个连续奇数编号 级的第一时钟端CK和第二时钟端CKB,如图4所示。
类似地，每个偶数编号级(例如，图4的第二级ST2和第四级ST4 )通 过其设置端S接收从相邻的前一偶数编号级的进位输出端CR输出的进位信 号，并且通过其重置端R接收从相邻的后一偶数编号级的栅极输出端OUT 输出的栅极信号。但是，第二栅极驱动器部分400的第二级ST2通过其设置 端S接收扫描开始信号STV，而不是从前一偶数编号级输出的进位信号。而 且，每个偶数编号级(例如，第二级ST2和第四级ST4)接收分别交替地施 加到第一时钟端CK和第二时钟端CKB的第三时钟信号CK一EVEN和第四 时钟信号CKB一EVEN，并且通过其栅极电压端Vin接收栅极关断电压VSS。 更详细地，当第三时钟信号CK—EVEN被施加到第一时钟端CK时，第四时 钟信号CKB—EVEN被施加到给定偶数编号级的第二时钟端CKB。这样，第 三时钟信号CK_EVEN和第四时钟信号CKB一EVEN分别被交替地施加到每 个偶^:编号级的第一时钟端CK和第二时钟端CKB。
第一到第四时钟信号CK—ODD、 CKB—ODD、 CK_EVEN和CKB—EVEN 分别具有基本等于导通LCD 160的像素的开关器件的电压电平的高电压电 平，以及基本等于关断其开关器件的电压电平的低电压电平。扫描开始信号 STV以及第一到第四时钟信号CK—ODD、 CKB—ODD 、 CK—EVEN和 CKB—EVEN分别包括在从定时控制器140向栅极驱动器110 (图1)输出的 第二控制信号CN2中，但是替换示范性实施例不限于此。
图5是根据图4所示的本发明的示范性实施例的第一到第四时钟信号和 栅极驱动器的第 一到第四栅极信号的波形时序图。
参照图5,第一到第四时钟信号CK—ODD、 CKB—ODD、 CK—EVEN和 CKB一EVEN分别具有基本相等的周期。第一时钟信号CKJDDD和第二时钟 信号CKB—ODD之间的相位差基本为180度(例如，半个周期)，第三时钟 信号CK一EVEN和第四时钟信号CKBJEVEN之间的相位差基本为180度。 此外，第 一时钟信号CK—ODD和第三时钟信号CK—EVEN之间的相位差△ t
基本为90度(例如，基本四分之一个周期)，第二时钟信号CKB_ODD和第 四时钟信号CKB—EVEN之间的相位差△ t基本为90度。第 一到第四时钟信 号CK—ODD、 CKB—ODD、 CK—EVEN和CKB—EVEN的每一个分别在半个 周期期间保持高电平，在剩下的半个周期期间保持低电平。
第一栅极驱动器部分400将与第一时钟信号CK一ODD和第二时钟信号 CKB—ODD的高周期对应的栅极信号分别提供给第 一奇数编号的栅极线 GL"。dd和第二奇数编号的栅极线GL2.。dd。第二栅-极驱动器部分410将与第三 时钟信号CK—EVEN和第四时钟信号CKB—EVEN的高周期对应的栅极信号 分別提供给第一偶数编号的栅极线GLNeven和第二偶数编号的栅极线 GL2.even，如图5所示。由于在第一时钟信号CK_ODD和第三时钟信号 CK一EVEN之间具有基本90度的相位差，因此施加到第一奇数编号的栅极 线GL,—。dd的栅极信号与施加到第一偶数编号的栅极线GL^，的栅极信号在 特定的时间间隔(例如，四分之一个周期)期间交叠，如图5所示。此外， 由于在第二时钟信号CKBJ3DD和第四时钟信号CKB—EVEN之间具有基本 90度的相位差，因此施加到第二奇数编号的栅极线GL2-。dd的栅极信号与施 加到第二偶数编号的栅极线GL2_even的栅极信号在特定的时间间隔(例如， 四分之一个周期)期间交叠。
如上更详细描述的，在反转驱动方法中，施加到给定像素的数据电压的 极性每帧都纟皮反转，并且与施加到相邻像素的数据电压的极性相反，以防止 液晶的扭曲。此外，给定栅极信号与施加到相邻栅极线的栅极信号交叠，从 而达到预充电的效果。更具体来说，在奇数编号的栅极信号与前一偶数编号 的栅极信号交叠的交叠时间间隔期间达到预充电效果，并且相应像素中的电 荷被保持直到达到相关的预充电效果后各个栅极信号被关断为止。
并且如上更详细描述的，根据示范性实施例的LCD 160的像素包括第一 子像素200和第二子像素210，其中第一子像素200连接到奇数编号的栅极 线，第二子像素210连接到偶数编号的栅极线，如图2所示。因而，当具有 相对高的正极性值的灰度级数据电压Vdata(图3 )被施加到第一子像素200, 并且具有相对低的正极性值的灰度级数据电压Vdata被施加到第二子像素
一像素的第二子像素210时相邻下一像素的第一子像素200被预充电有具有 相对低的负极性值的灰度级数据电压Vdata。由于在前一帧期间相邻下一像
素被充电有具有相对高的负极性值的灰度级数据电压Vdata,因此当下一像
然后，当第一子像素200被充电有具有相对高的正极性值的灰度级数据电压
Vdata的第二子像素210被预充电有具有相对高的正极性值的灰度级数据电 压Vdata。
再参照图5,在示范性实施例中，第一时钟信号CK—ODD和第三时钟 信号CK—EVEN之间具有基本90度的相位差，并且第二时钟信号CKB—ODD 和第四时钟信号CKB_EVEN之间也具有基本卯度的相位差，但是替换示范 性实施例不限于此。例如，可以基于期望的预充电时间将第一时钟信号 CKJ3DD和第三时钟信号CK一EVEN之间的相位差和/或第二时钟信号 CKB—ODD和第四时钟信号CKB一EVEN之间的相位差设置为不同的各种 值。此外，在替换示范性实施例中，从第一栅极驱动器部分400输出的栅极 信号可以具有与从第二栅极驱动器410输出的栅极信号的电压幅度不同的电 压幅度，以便于防止回扫(kickback)电压(例如，像素电压的偏移)，该回 扫电压可能在被充电有高灰度级数据电压的第一子像素200和被充电有低灰 度级数据电压的第二子像素210之间产生，下面将参照图6更详细地进行描 述。
图6是根据本发明的替换示范性实施例的第一到第四时钟信号和LCD 的柵极驱动器的第 一到第四栅极信号的波形时序图。
参照图6,第一时钟信号CK一ODD和第二时钟信号CKB—ODD具有第 一时钟幅度Al,而第三时钟信号CK一EVEN和第四时钟信号CKB—EVEN具 有小于第一时钟幅度Al的第二时钟幅度A2。此外，第一时钟信号CK_ODD 和第二时钟信号CKB一ODD之间的相位差基本为180度，而第三时钟信号 CK—EVEN和第四时钟信号CKB—EVEN之间的相位差基本为180度，如图6 所示。并且，第一时钟信号CK—ODD和第三时钟信号CK—EVEN之间具有 基本90度的相位差，第二时钟信号CKB—ODD和第四时钟信号CKB—EVEN 之间也具有基本90度的相位差。结果，从第一栅极驱动器部分400输出并 施加到奇数编号的栅极线GL"dd和GL2-。dd的栅极信号基于第一时钟信号 CK—ODD和第二时钟信号CKB—ODD而具有第一栅极电压幅度VI,而从第
二栅极驱动器部分410输出并施加到偶数编号的栅极线GL1—even和GL2.even的
栅极信号具有不同于第一栅极电压幅度VI的第二栅极电压幅度V2。详细地
说，在第一时钟信号CK—ODD和第二时钟信号CKB—ODD的第一时钟幅度 Al大于第三时钟信号CK—EVEN和第四时钟信号CKB一EVEN的第二时钟幅 度A2的情况下，从第一栅极驱动器部分400输出的栅极信号的第一栅极电 压幅度Al大于从第二栅极驱动器部分410输出的栅极信号的第二栅极电压 幅度A2,如图6所示。
在本发明的替换示范性实施例中，第一到第四时钟信号CK—ODD、 CKB—ODD、 CK一EVEN和CKB—EVEN的幅度的关系和值分別不限于图6 所示的这些。相反，第一到第四时钟信号CK_ODD、 CKBJ3DD、 CK一EVEN 和CKB一EVEN的幅度可以分别被设置为不同的各种值。结果，在根据本发 明的示范性实施例的LCD 160的操作期间，子像素(例如，第一子像素200 和/或第二子像素210)的电压幅度被充分充电。更详细地，施加到可能被未 充分充电的子像素(例如，第一子像素200)的栅极信号的电压幅度被设置 为相对于施加到另一子像素(例如，第二子像素210)的栅极信号的电压幅 度相对高的值，从而降低第 一子像素200和第二子像素210之间的回扫电压 差。
图7是根据图4所示的本发明的示范性实施例的栅极驱动器的单个级的 示意性电路图。栅极驱动器110 (图1)的各个级，例如第一级ST1、第二 级ST2、第三级ST3和第四级ST4 (图4)每一个都具有基本相同的配置和 功能，如上更详细描述的。因此图7中仅更详细地示出了一个级，并且下面 《义更详细;也示出一个《及，以避免冗长。
参照图7，单个级包括输入部分620、上拉驱动部分630、下拉驱动部分 640和输出部分650。单个级还包括第一到第十四晶体管Tl到T14、第一到 第三电容器Cl到C3、以及第一到第四节点Jl到J4。
更详细地，输入部分620包括第五、第十和第十一晶体管T5、 T10和 Tll,它们在单个级的设置端S和单个级的栅极电压端Vin之间彼此串联连 接。第五和第十一晶体管T5和Tll的栅极分别连接到单个级的第二时钟端 CKB,第十晶体管T10的栅极连接到单个级的第一时钟端CK。第十一晶体 管Tll和第十晶体管T10之间的接触点连接到第一节点Jl,第十晶体管T10 和第五晶体管T5之间的接触点连接到第二节点J2,如图7所示。
上拉驱动部分630包括连接在单个级的设置端S和第一节点Jl之间的
第四晶体管T4、连接在第一时钟端CK和第三节点J3之间的第十二晶体管 Tl2、连接在第一时钟端CK和第四节点J4之间的第七晶体管T7。第四晶体 管T4包括共同连接到设置端S的栅极和漏极以及连接到第一节点Jl的源 极。第十二晶体管T12包括共同连接到第一时钟端CK(例如，第五节点J5) 的栅极和漏极以及连接到第三节点J3的源极。第七晶体管T7包括连接到第 三节点J3并通过第一电容器Cl连接到第一时钟端CK(例如，第五节点J5 ) 的栅极、连接到第一时钟端CK的漏极、和连接到第四节点J4的源极。上拉 驱动部分630还包括连接在第三节点J3和第四节点J4之间的第二电容器 C2。
下拉驱动部分640包括第六、第九、第十三、第八、第三和第二晶体管 T6、 T9、 T13、 T8、 T3和T2,每一个通过单个级的栅极电压端Vin接收栅 极关断电压VSS到其源极。第六晶体管T6和第九晶体管T9通过其漏极输 出栅极关断电压Vss到第一节点Jl,第十三晶体管T13通过其漏极输出栅极 关断电压Vss到第三节点J3,第八晶体管T8通过其漏极输出栅极关断电压 Vss到第四节点J4,第三晶体管T3和第二晶体管T2通过其漏极输出栅极关 断电压Vss到第二节点J2。此外，第六晶体管T6包括连接到单个级的帧重 置端FR的栅极和连接到第一节点Jl的漏极，第九晶体管T9包括连接到单 个级的重置端R的栅极和连接到第一节点Jl的漏极。第十三和第八晶体管 T13和T8的栅极共同连接到第二节点J2,并且第十三和第八晶体管T13和 T8的漏极分别连接到第三节点J3和第四节点J4。第三晶体管T3包括连接 到第四节点J4的栅极和连接到第二节点J2的漏极。第二晶体管T2包括连 接到单个级的重置端R的栅极和连接到第二节点J2的漏极。
输出部分650包括第一和第十四晶体管T1和T14。第一晶体管T1包括 连接到第一节点Jl的栅极、连接到单个级的第一时钟端CK的漏极、和连接 到单个级的输出端OUT并连接到第二节点J2的源^L，通过该单个级的输出 端OUT输出栅极信号。第十四晶体管T14包括连接到第一节点Jl的栅极、 连接到单个级的第一时钟端CK的漏极、以及连接到单个级的进位端CR的 源极，通过该进位端CR输出进位信号Cout。输出部分650还包括连接在第 一节点Jl和第二节点J2之间的第三电容器C3。
在示范性实施例中，第一到第十四晶体管Tl到T14中的每一个分别是 NMOS晶体管，如图7所示，但是替换示范性实施例不限于此。例如，第一
到第十四晶体管Tl到T14中的任意一个或全部可以是PMOS晶体管。此外， 第一、第二和第三电容器C1、 C2和C3各自可以被实施为形成于第一到第 十四晶体管Tl到T14中的一个或多个的栅极、漏极和/或源极之间寄生电容， 但是替换示范性实施例不限于前面的描述。
下面将参照图7更详细地描述单个级的操作。为了描述，与施加到单个 级的第一时钟端CK的时钟信号(例如，第一时钟信号CK一ODD (图4)) 的高电平对应的电压具有与导通LCD 160的开关器件的电压的电平基本相 同的电平，下文中将该电压称为高电压。此外，与施加到单个级的第二时钟 端CKB的时钟信号(例如，第二时钟信号CKB—ODD (图4))的低电平对 应的电压具有与关断电压VSS的电平基本相同的电平，下文中将该电压称 为低电压。
当前一进位信号Cout被施加到当前单个级的i殳置端S并且施加到当前 单个级的第二时钟端CKB的时钟信号处于逻辑高状态时，第十一、第五和 第四晶体管Tll、 T5和T4各自都被导通。结果，第十一和第四晶体管Tll 和T4各自提供高电压到第一节点Jl,而第五晶体管T5提供低电压到第二 节点J2。因此，第一和第四晶体管Tl和T14各自纟皮导通，从而施加到第一 时钟端CK的时钟信号通过当前单个级的进位端CR和输出端0UT被输出。 由于第二节点J2处的电压和时钟信号都处于低电压电平，因此分别通过输 出端OUT和进位端CR输出的栅极信号Gout和进位信号Cout都处于低电 压电平。此外，第三电容器C3被充电到基本对应于高电压和低电压之间的 差的电压。
此时，由于施加到当前单个电压级的第一时^j^端CK的时钟信号和后一 相邻单个级的栅极信号Gout都处于逻辑低状态，因此第二节点J2保持逻辑 低状态，并且第十、第九、第十二、第十三、第八和第二晶体管TIO、 T9、 T12、 T13、 T8和T2各自都被关断。
当施加到当前单个级的第二时钟端CKB的时钟信号转变成逻辑低状态 时，第十一和第五晶体管T11和T5各自都被关断。几乎与此同时，施加到 当前单个级的第一时钟端CK的时钟信号转变成逻辑高状态，并且第一晶体 管Tl的输出电压和第二节点J2的电压因此转变成高电压。尽管高电压被施 加到第十晶体管T10的栅极，但是第十晶体管T10的栅极和源极之间的电势 差基本为0,这是因为连接到第二节点J2的第十晶体管T10的源极处于高电
压。结果，第十晶体管T10保持关断状态。因而，第一节点J1处于浮置状 态，并且第一节点Jl的电势基本上增加到被充电到第三电容器C3的高电压。
施加到当前单个级的第 一时钟端CK的时钟信号和第二节点J2具有高电 压，因而第十二、第十三和第八晶体管T12、 T13和T8各自都被导通。此 夕卜，由于第十二晶体管T12和第十三晶体管T13彼此串联连接在高电压和低 电压之间，例如连接在当前单个级的第 一时钟端CK和栅极电压端Vin之间， 因此第三节点J3处于与基本等于由第十二和第十三晶体管T12和T13的导 通电阻值确定的值的电压值基本相当的电势，例如在第十二和第十三晶体管 T12和T13之间的分压值。在示范性实施例中，第十三晶体管T13的导通电 阻值大约为第十二晶体管T12的导通电阻值的一万倍，因此第三节点J3的 电压值基本等于高电压。因而，第七晶体管T7被导通。由于第七晶体管T7 通过第四节点J4与第八晶体管T8串联电连接，因此第四节点J4具有与由 第七和第八晶体管T7和T8各自的导通电阻值分压得到的电压值基本相当的 电势。在示范性实施例中，第七和第八晶体管T7和T8的导通电阻值为基本 相同的值，因此第四节点J4具有与基本在高电压和低电压之间的中间电压 值相当的电势。结果，第三晶体管T3保持在关断状态。因而，通过当前单 个级的重置端R施加的后一单个级的栅极信号Gout处于逻辑低电平时，第 九和第二晶体管T9和T2各自保持在关断状态。因而，具有高电压的栅极信 号Gout和进位信号Cout分别通过当前单个级的输出端OUT和进位端CR 寻皮输出。
第一电容器CI被充电到与第三节点J3和第五节点J5之间的电势差基 本相当的电压，而第二电容器C2被充电到与第四节点J4和第五节点J5之 间的电势差基本相当的电压。此外，由于施加到当前单个级的第一时钟端 CK(例如，第五节点J5)的时钟信号处于逻辑高电平，因此第三节点J3处 的电压低于第五节点J5处的电压。
当后一单个级的栅极信号Gout和施加到当前单个级的第二时钟端CKB 的时钟信号转变到逻辑高电平并且施加到当前单个级的第一时钟端CK的时 钟信号转变到逻辑低电平时，第九和第二晶体管T9和T2分别被导通，从而 分别施加低电压到第一和第二节点Jl和J2。因而，第一节点J1处的电压下 落到低电压电平，而第三电容器C3放电。由于第三电容器C3的放电时间， 在第一节点j！处的电压转变到低电压电平之前经过了预定时间。因而，在
后一单个级的栅极信号Gout转变到逻辑高电平之后，第一和第十四晶体管
Tl和Tl4各自在一部分该预定时间期间保持在导通状态，例如，当前单个 级的栅极信号Gout和进位信号Cout不转变到低电压电平直到经过了该预定 时间。此外，当第一节点Jl转变到低电压电平时，例如当第三电容器C3基 本完全放电时，第十四晶体管T14被关断，并且进位端CR断开与当前单个 级的第一时钟端CK的电连接，从而进位信号Cout ^皮浮置，例如基本保持 在低电压电平。此外，尽管第一晶体管Tl被关断，但是当前单个级的输出 端OUT通过第二晶体管T2接收低电压，从而从当前单个级的输出端OUT 连续输出低电压。
当第十二和第十三晶体管T12和T13各自被关断时，第三节点J3处于 浮置状态。从而第五节点J5处的电压被降低到第四节点J4处的电压之下， 而第三节点J3处的电压被降低到第五节点J5处的电压之下，从而关断第七 晶体管T7。几乎同时，第三晶体管T3被关断，并且第四节点J4处的电压 被降低，因此第三晶体管T3保持在关断状态。此外，施加到当前单个级的 第一时钟端CK的时钟信号处于低电压，并且被施加到第十晶体管T10的栅 极。因此第二节点J2处的电压转变到逻辑低电平，从而将第十晶体管T10 保持在关断状态。
当施加到当前单个级的第一时钟端CK的时钟信号再次转变为逻辑高电 平时，第十二和第七晶体管T12和T7各自被导通，并且第四节点J4处的电 压增加以导通第三晶体管T3，从而将低电压施加到当前单个级的第二节点 J2和输出端OUT,以将当前单个级的栅极信号Gout保持在低电压电平。因 而，尽管后一单个级的栅极信号Gout处于逻辑低状态，但是第二节点J2的 电压保持在低电压电平。
当施加到当前单个级的第 一时钟端的具有高电压电平的时钟信号被施 加到第十晶体管T10的栅极时，第十晶体管T10被导通，从而第二节点J2 处的电压电平(例如，低电压)被施加到第一节点Jl。因而，第一时钟端 CK连接到第十三和第十四晶体管T13和T14各自的漏极。在示范性实施例 中，与其它晶体管相比，第十三晶体管T13具有大尺寸，因而第十三晶体管 T13的栅极和漏极之间的寄生电容相对较大，并且漏极的电压变化影响其栅 极电压。结果，当施加到当前单个级的第一时钟端CK的时钟信号转变到逻 辑高电平时，第十三晶体管T13被由其栅极和漏极之间的寄生电容增加的栅
极电压导通。因而，当第二节点J2处的低电压被传输到第一节点Jl时，第
十三晶体管T13的栅极电压保持在低电压电平，从而防止第十三晶体管丁13导通。
因此，第一节点Jl处的电压保持在低电压电平直到来自前一单个级的
进位信号Cout转变到逻辑高电平，并且当施加到当前单个级的第一时钟端 CK的时钟信号处于逻辑高状态并且施加到当前单个级的第二时钟端CKB 的时钟信号处于逻辑低状态时，通过第三晶体管T3，第二节点J2的电压保 持在低电压电平。此外，当施加到当前单个级的第一时钟端CK的时钟信号 转变回逻辑低电平并且施加到当前单个级的第二时钟端CKB的时钟信号转 变回逻辑高电平时，通过第五晶体管T5，第二节点J2处的电压保持在低电 压。
响应于通过当前单个级的帧重置端FR施加的初始化信号，第六晶体管 T6施加栅极关断电压VSS到第一节点Jl，从而第一节点Jl处的电压被再次 设置为低电压电平。在示范性实施例中，该初始化信号是由栅极驱动器110 的单个级当中的最后单个级(例如，与最后一条奇数编号的栅极线GLn-。dd
或最后一条偶数编号的栅极线GL^ven相关的单个级)产生的进位信号Cout,
但是替换示范性实施例不限于此。此外，第二栅极驱动器410可以基于分别 通过与时钟信号(例如，第三时钟信号CK—EVEN和/或第四时钟信号 CKB_EVEN)同步获得的前一进位信号和下一栅极信号产生进位信号Cout 和栅极信号Gout，但是替换示范性实施例不限于此。
如这里所述的，在根据本发明的示范性实施例的LCD显示装置中，基 本降低或有效防止了在不同观察位置处的显示图像的失真，从而基本提高了 LCD显示装置的显示质量。此外，在根据示范性实施例的LCD显示装置中 对子像素进行预充电，从而缩短了子像素的充电时间并改善了 LCD显示装 置的响应时间。此外，柵极驱动器直接位于显示面板上，从而提高了 LCD 显示装置的制造效率。
不应当将本发明理解为限于这里描述的示范性实施例。相反，提供这些 示范性实施例是为了使本公开彻底何和完整，并且将本发明的构思完全传达 给本领域:f支术人员。
例如，在本发明的替换示范性实施例中，驱动具有包含第一子像素和第 二子像素的像素的显示装置的方法包括在水平扫描周期的第 一时间间隔期
间向该第一子像素施加处于逻辑高状态的第一栅极信号和处于第一电压电
平的数据信号；在水平扫描周期的第一时间间隔期间向该第二子像素施加处 于逻辑高状态的第二栅极信号和处于第一电压电平的数据信号；以及在水平 扫描周期的第二时间间隔期间向第二子像素施加处于逻辑高状态的第二栅 极信号和处于第二电压电平的数据信号。该第二电压电平低于该第一电压电 平，并且前一 第 一栅极信号和前一 第二栅极信号中的至少 一个在时间上 (temporally )分别与当前第 一栅极信号和当前第二栅极信号中的至少 一个 交叠。第一栅极信号的幅度不同于第二栅极信号的幅度。
尽管参照本发明的示范性实施例对本发明进行了具体图示和描述，但本 领域技术普通人员应当理解，在不脱离由所附权利要求书所限定的本发明的 精神和范围的情况下，可以对本发明进行形式和细节上的各种改变。
权利要求
1、一种显示装置包括面板部分，包括多条栅极线；多条数据线；和多个像素，该多个像素中的每个像素具有第一子像素和第二子像素，该第一子像素连接到该多条栅极线的第一栅极线，该第二子像素连接到该多条栅极线的第二栅极线，该第一子像素和第二子像素均共同连接到该多条数据线中的一条数据线；数据驱动器，接收图像数据并将数据信号输出到该多条数据线；和栅极驱动器部分，位于该面板部分上，并且将多个栅极信号施加到该多条栅极线，该多个栅极信号中的当前栅极信号在时间上与前一栅极信号重叠预定时间间隔。
2、 如权利要求1所述的显示装置，其中，该栅极驱动器部分包括多个 级，该多个级中的每个级连接到该多条栅极线中的相应栅极线，以及该级被分成向该第 一 子像素施加第 一栅极信号的第 一栅极驱动器和向 该第二子像素施加第二栅极信号的第二栅极驱动器。
3、 如权利要求2所述的显示装置，其中该第 一栅极驱动器和第二栅极驱动器在水平扫描周期的第 一时间间隔 期间分别输出处于逻辑高状态的第一栅极信号和第二4册极信号，以分别驱动 该第一子像素和第二子像素，以及该第二栅极驱动器在该水平扫描周期的第二时间间隔期间输出处于逻 辑高状态的第二栅极信号，以驱动该第二子像素。
4、 如权利要求3所述的显示装置，其中该数据驱动器 在水平扫描周期的第 一时间间隔期间向该第 一子像素和第二子像素输出具有第一电压电平的数据信号，以及在水平扫描周期的第二时间间隔期间向第二子像素输出具有低于该第 一电压电平的第二电压电平的数据信号。
5、 如权利要求4所述的显示装置，其中，对于每个连续帧和每个连续 行，反转数据信号的极性。
6、 如权利要求5所述的显示装置，其中，在以具有第二电压电平的数据信号对相邻的前一像素的第二子像素充电的同时，以具有第二电压电平的 数据信号对当前像素的第 一子像素预充电。
7、 如权利要求2所述的显示装置，其中该第一子像素连接到该多条栅极线中的奇数编号的栅极线，以及 该第二子像素连接到该多条栅极线中的偶数编号的栅极线。
8、 如权利要求7所述的显示装置，其中该第一栅极驱动器包括连接到 该多条栅极线中的相应奇数编号的栅极线的奇数编号的级，该第二栅极驱动 器包括连接到该多条栅极线中的相应偶数编号的栅极线的偶数编号的级。
9、 如权利要求8所述的显示装置，其中该奇数编号的级接收第 一时钟信号和第二时钟信号，该偶数编号的级接 收第三时钟信号和第四时钟信号，以及该奇数编号的级的第 一奇数级和该偶数编号的级的第 一偶数级接收扫 描开始信号。
10、 如权利要求9所述的显示装置，其中该第一时钟信号和第二时钟信号之间的相位差大约为180度，以及 该第三时钟信号和第四时钟信号之间的相位差大约为180度。
11、 如权利要求IO所述的显示装置，其中该第一时钟信号和第三时钟信号之间的相位差大约为90度，以及 该第二时钟信号和第四时钟信号之间的相位差大约为90度。
12、 如权利要求11所述的显示装置，其中，该第一时钟信号、第二时 钟信号、第三时钟信号和第四时钟信号的周期基本相等。
13、 如权利要求12所述的显示装置，其中，该当前栅极信号和前一栅 极信号在时间上彼此重叠该第一时钟信号、第二时钟信号、第三时钟信号和 第四时钟信号的周期的四分之一周期。
14、 如权利要求9所述的显示装置，其中，从第一栅极驱动器输出的第 一栅极信号的幅度不同于从第二栅极驱动器输出的第二栅极信号的幅度。
15、 如权利要求14所述的显示装置，其中，该第一时钟信号和第二时 钟信号的幅度不同于第三时钟信号和第四时钟信号的幅度。
16、 如权利要求1所述的显示装置，其中，还包括定时控制器，其从外部接收图像数据，并将该图像数据输出到数据驱动 器；以及灰度级电压发生器，其为数据驱动器提供灰度级电压，以产生输出到多 条数据线的数据信号。
17、 一种驱动具有包括第一子像素和第二子像素的像素的显示装置的方 法，该方法包才舌在水平扫描周期的第 一时间间隔期间，向该第 一子像素施加处于逻辑高状态的第 一 栅极信号和处于第 一 电压电平的数据信号；在水平扫描周期的第 一时间间隔期间，向该第二子像素施加处于逻辑高状态的第二栅极信号和处于第 一 电压电平的数据信号；以及在水平扫描周期的第二时间间隔期间，向第二子像素施加处于逻辑高状态的第二栅极信号和处于第二电压电平的数据信号，其中 该第二电压电平低于该第一电压电平，以及 该第 一栅极信号与该第二栅极信号在时间上重叠。
18、 如权利要求17所述的方法，其中，该第一栅极信号的幅度不同于 第二栅极信号的幅度。
全文摘要
本发明涉及一种显示装置及其驱动方法。该显示装置包括具有多条栅极线、多条数据线和多个像素的面板部分、数据驱动器和栅极驱动器部分。该多个像素中的每个像素包括第一子像素和第二子像素。该第一子像素连接到该多条栅极线的第一栅极线，该第二子像素连接到该多条栅极线的第二栅极线。该第一子像素和第二子像素均共同连接到该多条数据线中的一条数据线。该栅极驱动器部分位于该面板部分上，并且将多个栅极信号施加到该多条栅极线。该多个栅极信号中的当前栅极信号在时间上与前一栅极信号重叠预定时间间隔。
文档编号G09G3/36GK101364391SQ20081012981
公开日2009年2月11日 申请日期2008年8月7日 优先权日2007年8月7日
发明者李成荣, 李旼哲, 李龙淳, 白承洙 申请人:三星电子株式会社