Mems显示装置及驱动此装置的方法

专利名称：Mems显示装置及驱动此装置的方法
技术领域：
本发明的技术领域涉及微机电系统(MEMS)。
背景技术：
微机电系统(MEMQ包括微机械元件、激励器及电子元件。微机械元件可采用沉积、蚀刻或其他可蚀刻掉衬底及/或所沉积材料层的若干部分或可添加若干层以形成电和机电装置的微机械加工工艺制成。一种类型的MEMS装置被称为干涉式调制器。干涉式调制器可包含一对导电板，其中的一或二者均可全部或部分地透明及/或为反射性，且在施加一个适当的电信号时能够相对运动。其中一个板可包含一沉积在一衬底上的静止层，另一个板可包含一通过一气隙与该静止层隔开的金属薄膜。上述装置具有广泛的应用范围， 且在此项技术中，利用及/或修改这些类型装置的特性、以使其性能可用于改善现有产品及制造目前尚未开发的新产品将颇为有益。

发明内容
本发明的系统、方法及装置均具有多个方面，任一单个方面均不能单独决定其所期望的特性。现在，将对其更主要的特性进行简要论述，此并不限定本发明的范围。在查看这一说明，尤其是在阅读了标题为“具体实施方式
”的部分之后，人们即可理解本发明的器件如何提供优于其他显示装置的优点。在一第一实施例中，本发明包括一种设置于电极行与列的交叉点处的光调制器阵列，该阵列包括一衬底、至少一个由一第一电阻表征的第一电极、及至少一个第二电极，所述至少一个第二电极由一第二电阻表征并与所述至少一个第一电极相交叉以在每一交叉点处形成一光调制器。所述第二电阻小于所述第一电阻。一驱动电路包括一电连接至所述至少一个第一电极与所述至少一个第二电极中每一者的输出端。所述驱动电路经配置以在一第一阶段期间对所述至少一个第一电极施加一第一电压并在一第二阶段期间对所述至少一个第一电极施加一第二电压。所述驱动电路还将在所述第一阶段期间对所述至少一个第二电极施加一第三电压并在所述第二阶段期间对所述至少一个第二电极施加一第四电压，其中所述第三电压与所述第四电压之间的变换的进行快于所述光调制器的机械响应时间。所述第一电压与所述第二电压之差的绝对值小于所述第三电压与所述第四电压之差的绝对值。另外，所述第一电压与所述第三电压之差为一第一极性，而所述第二电压与所述第四电压之差为一与所述第一极性相反的第二极性。在另一实施例中，一种装置包括光调制构件，其设置于电极行与列的交叉点处；以及用于激励所述光调制构件的第一构件，所述第一激励构件由一第一电阻表征；及用于激励所述光调制构件的第二构件，所述第二激励构件由一第二电阻表征。所述第二电阻小于所述第一电阻。所述装置还包括用于在一第一阶段期间对所述至少一个第一电极施加一第一电压且在一第二阶段期间对所述至少一个第一电极施加一第二电压的构件。所述装置还包括用于在所述第一阶段期间对所述至少一个第二电极施加一第三电压且在所述第二阶段期间对所述至少一个第二电极施加一第四电压的构件，其中所述第三电压与所述第四电压之间的变换的进行快于所述光调制器的机械响应时间。在该实施例中，所述第一电压与所述第二电压之差的绝对值小于所述第三电压与所述第四电压之差的绝对值，且所述第一电压与所述第三电压之差为一第一极性，而所述第二电压与所述第四电压之差为一与所述第一极性相反的第二极性。在另一实施例中，一种驱动一设置于电极行与电极列的交叉点处的光调制器阵列的方法包括在一第一阶段期间通过在至少一个光调制器两端施加一具有一第一极性的第一电位差来激励所述至少一个光调制器，其中所述第一电位差大于一预定阈值。所述方法还包括在一第二阶段期间通过在所述至少一个光调制器两端施加一具有所述第一极性的第二电位差来使所述至少一个光调制器保持处于受激励状态，其中所述第二电位大体等于所述预定阈值。在一第三阶段期间在所述至少一个光调制器两端施加一为一第二极性的第三电位差，所述第二极性与所述第一极性相反。所述电极列或所述电极行中的一者由一第一导电率表征并经受所述第一阶段与所述第三阶段之间的一第一电压差，且所述电极列或所述电极行中的另一者由一第二导电率表征并经受所述第一阶段与所述第三阶段之间的一第二电位差。所述第一导电率大于所述第二导电率，且所述第一电压差大于所述第二电压差。在另一实施例中，一种显示器包括至少一个驱动电路及一包含复数个双稳元件的阵列。所述双稳元件中的每一个均连接至一列线及一行线，且经配置以由所述驱动电路驱动。复数个电路连接于所述驱动电路与所述列线及所述行线中的每一者之间。所述电路经配置以将所述阵列与所述驱动电路电隔离。在另一实施例中，一种显示装置包括驱动构件，其用于驱动一包含复数个双稳元件的阵列，其中所述双稳元件中的每一者均连接至一列线及一行线。所述显示器还包括用于将所述阵列与所述驱动构件电隔离的构件。在另一实施例中，一种使用一显示器的方法包括对一双稳元件阵列施加一偏压， 并将所述双稳元件阵列与至少一个驱动电路电隔离。在本发明的另一实施例中，一种显示系统包括一微机电像素阵列，及经配置以对所述像素施加电信号的行及列驱动器电路。还提供一传感器，其经配置以感测对所述电信号中一者或多者的一电容相关响应。在另一实施例中，一种显示系统包括用于对一微机电像素阵列施加电信号的构件，及用于确定对所述电信号中一者或多者的一电容相关响应的构件。在另一实施例中，提供一种确定一微机电装置阵列中一所选微机电装置的工作状态的方法，所述微机电装置阵列以行及列形式形成于一系列行电极与一系列列电极的交叉点处。所述方法包括使所述阵列中除连接至所述所选装置的列电极以外的实质每一列电极与所述列驱动器电路隔离，并使所述阵列中除连接至所述所选装置的行电极以外的实质每一行电极与所述行驱动器电路隔离。对连接至所述所选装置的所述行电极施加一电信号，并确定所述行电极的至少一个电容相关响应。至少部分地根据所述响应来确定所述所选装置的一工作状态。在另一实施例中，一种显示装置包括一 MEMS元件阵列并包括一列驱动器，其经配置以对所述阵列中的一系列列电极施加数据信号；及一行驱动器，其经配置以对一行电极施加至少一个写入波形。提供一传感器，其经配置以确定沿所述行的至少一个元件的一激励状态。提供一控制电路，其经配置以如果所述传感器确定出沿所述行的至少一个元件的一激励状态与所述数据信号不一致，则用信号通知所述行驱动器对所述行电极施加至少一个额外写入波形。在另一实施例中，一种显示装置包括一 MEMS元件阵列并包括用于对一阵列中的各列电极施加数据信号的构件，及用于对所述阵列中一行电极施加至少一个写入波形的构件。所述装置还包括确定构件，其用于确定沿所述行的至少一个元件的一激励状态；及施加构件，其用于如果确定出沿所述行的至少一个元件的一激励状态与所述数据信号不一致，则对所述行电极施加至少一个额外写入波形。在另一实施例中，一种将数据写入至一微机电元件阵列的一部分中的方法包括 对所述阵列的一系列列电极施加一组数据信号，对一行电极施加至少一个写入波形，及确定沿所述行的至少一个元件的一激励状态。如果确定出沿所述行的至少一个元件的一激励状态与所述数据信号不一致，则对所述行电极施加至少一个额外写入波形。


图1为一等轴图，其显示一干涉式调制器显示器的一实施例的一部分，其中一第一干涉式调制器的一可移动反射层处于一释放位置，且一第二干涉式调制器的一可移动反射层处于一受激励位置。图2为一系统方框图，其显示一包含一 3 X 3干涉式调制器显示器的电子装置的一实施例。图3为图1所示干涉式调制器的一实例性实施例的可移动镜位置与所施加电压的关系图。图4为一组可用于驱动干涉式调制器显示器的行和列电压的示意图。图5A及图5B显示可用于向图2所示3x3干涉式调制器显示器写入一显示数据帧的行和列信号的一实例性时序图。图6A为一图1所示装置的剖面图。图6B为一干涉式调制器的一替代实施例的一剖面图。图6C为一干涉式调制器的另一替代实施例的一剖面图。图7为一在驱动器电路中包含三态缓冲器的双稳显示装置(例如一干涉式调制器显示器)的一实施例的局部示意图。图8图解说明包含三态隔离缓冲器的图2所示系统。图9为一流程图，其图解说明一种操作一在驱动器电路中包含三态缓冲器的过程。图10为一状态感测电路的一实施例的一示意图/方块图。
图11为一曲线图，其图解说明一干涉式调制器的对电压脉冲的电压-时间响应。图12为一状态感测电路的另一实施例的一示意图/方块图。图13为一曲线图，其图解说明一干涉式调制器对一电压脉冲的电流-时间响应。图14为一状态感测过程的流程图。图15为一时序图，其图解说明用于设定及测试一行干涉式调制器的行电压及列电压。图16为一用于嵌入于阵列中的调制器的状态感测设备的方块图。图17为一状态感测过程的另一实施例的流程图。图18A及18B为系统方块图，其图解说明一包含复数个干涉式调制器的视觉显示装置的一实施例。
具体实施例方式一实例性MEMS干涉式调制器阵列布置于电极行与电极列的交叉点处。列电极的电阻低于行电极。一驱动电路在一第一阶段期间在列电极及行电极两端施加一第一极性的电位差，并随后快速地变换成在一第二阶段期间施加一具有一与所述第一极性相反的极性的偏压。更具体而言，所述驱动电路在第一阶段期间对行电极施加一第一电压，且在第二阶段期间对行电极施加一第二电压。所述驱动电路在第一阶段期间对列电极施加一第三电压，且在第二阶段期间对列电极施加一第四电压。已发现，由于行电极及列电极两端电压的极性正从一个方向上的正电压摆动至相反方向上的负电压，因而第一阶段与第二阶段之间的变换较佳快速地进行。较佳地，足够快地进行电压摆动，以使一位于行电极与列电极交叉点处的经受此种极性反转的受激励像素在所述像素两端的电位变至另一滞后窗口的途中穿过零点时不会释放。因此，施加至行电极的各电压之差的绝对值小于施加至列电极的各电压之差的绝对值。以下详细说明是针对本发明的某些具体实施例。然而，本发明可通过多种不同的方式实施。在本说明中，会参照附图，在所有附图中，使用相同的编号标识相同的部件。根据以下说明容易看出，本发明可在任一经配置以显示图像一无论是动态图像(例如视频) 还是静态图像(例如静止图像)，无论是文字图像还是图片图像一的装置中实施。更具体而言，本发明可在例如(但不限于)以下等众多种电子装置中实施或与这些电子装置相关联 移动电话、无线装置、个人数据助理(PDA)、手持式计算机或便携式计算机、GPS接收器/导航器、照像机、MP3播放器、摄录机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如测距仪显示器等)、驾驶舱控制装置及/或显示器、摄像机景物显示器(例如车辆的后视摄像机显示器)、电子照片、电子告示牌或标牌、投影仪、 建筑结构、包装及美学结构(例如在一件珠宝上的图像显示器)。与本文所述MESE装置具有类似结构的MEMS装置也可用于非显示应用，例如用于电子切换装置。图1中图解说明一个含有一干涉式MEMS显示元件的干涉式调制器显示器实施例。 在这些装置中，像素处于亮或暗状态。在亮(“开(on)”或“打开(open)”)状态下，显示元件将入射可见光的一大部分反射至用户。在处于暗(“关(off)”或“关闭(closed)”) 状态下时，显示元件几乎不向用户反射入射可见光。视不同的实施例而定，可颠倒“on”及 “off”状态的光反射性质。MEMS像素可经配置以主要在所选色彩下反射，以除黑色和白色之外还可实现彩色显示。图1为一等轴图，其显示一视觉显示器的一系列像素中的两相邻像素，其中每一像素包含一 MEMS干涉式调制器。在某些实施例中，一干涉式调制器显示器包含一由这些干涉式调制器构成的行/列阵列。每一干涉式调制器包括一对反射层，该对反射层定位成彼此相距一可变且可控的距离，以形成一至少具有一个可变尺寸的光学谐振腔。在一实施例中，其中一个反射层可在两个位置之间移动。在本文中称为释放状态的第一位置上，该可移动层的位置距离一固定的局部反射层相对远。在第二位置上，该可移动层的位置更近地靠近该局部反射层。根据可移动反射层的位置而定，从这两个层反射的入射光会以相长或相消方式干涉，从而形成各像素的总体反射或非反射状态。在图1中显示的像素阵列部分包括两个相邻的干涉式调制器1 和12b。在左侧的干涉式调制器1 中，图解说明一可移动的高度反射层Ha处于一释放位置，该释放位置距一固定的局部反射层16a—预定距离。在右侧的干涉式调制器12b中，图解说明一可移动的高度反射层14b处于一受激励位置处，该受激励位置靠近固定的局部反射层16b。固定层16a、16b导电、局部透明且局部为反射性，并可通过例如在一透明衬底20 上沉积一个或多个各自为铬及氧化铟锡的层而制成。这些层被图案化成平行条带，且可形成一显示装置中的行电极，如将在下文中所进一步说明。可移动层14a、14b可形成为由沉积在支柱18顶部的一或多个沉积金属层(与行电极16a、16b正交)及一沉积在支柱18之间的中间牺牲材料构成的一系列平行条带。在牺牲材料被蚀刻掉以后，这些可变形的金属层与固定的金属层通过一规定的气隙19隔开。这些可变形层可使用一具有高度导电性及反射性的材料(例如铝)，且这些条带可形成一显示装置中的列电极。在未施加电压时，腔19保持位于层14a、16a之间，且可变形层处于如图1中像素 1 所示的一机械松弛状态。然而，在向一所选行和列施加电位差之后，在对应像素处的行和列电极相交处形成的电容器变成充电状态，且静电力将这些电极拉向一起。如果电压足够高，则可移动层发生变形，并被压到固定层上(可在固定层上沉积一介电材料(在该图中未示出)，以防止短路，并控制分隔距离)，如图1中右侧的像素12b所示。无论所施加的电位差极性如何，该行为均相同。由此可见，可控制反射与非反射像素状态的行/列激励与传统的LCD及其他显示技术中所用的行/列激励在许多方面相似。图2至图5显示一个在一显示应用中使用一干涉式调制器阵列的实例性过程及系统。图2为一系统方框图，该解说明一可包含本发明各方面的电子装置的一个实施例。 在该实例性实施例中，该电子装置包括一处理器21，该处理器21可为任何通用单芯片或多芯片微处理器，例如 ARM、Pentium 、Pentium II 、Pentium III 、PentiumlV 、Pentium ftx)、8051、MIPS 、Power PC 、ALPHA ，或任何专用微处理器，例如数字信号处理器、微控制器或可编程门阵列。按照业内惯例，可将处理器21配置成执行一个或多个软件模块。除执行一个操作系统外，还可将该处理器配置成执行一个或多个软件应用程序，包括网页浏览器、电话应用程序、电子邮件程序或任何其他软件应用程序。在一实施例中，处理器21还配置成与一阵列控制器22进行通信。在一实施例中， 阵列控制器22包括向一像素阵列30提供信号的一行驱动器电路M及一列驱动器电路26。 在其他实施例中，将行驱动器电路M与列驱动器电路26组合至一驱动电路内，由该驱动电路对阵列中的可移动层14与固定层16 二者施加电压。
图1中所示的阵列剖面图在图2中以线1-1示出。对于MEMS干涉式调制器，所述行/列激励协议可利用图3所示的这些装置的滞后性质。其可能需要例如一 10伏的电位差来使一可移动层自释放状态变形至受激励状态。然而，当该电压自该值降低时，在该电压降低回至10伏以下时，该可移动层将保持其状态。在图3的实例性实施例中，在电压降低至2伏以下之前，可移动层不会完全释放。因此，在图3所示的实例中，存在一大约为3-7伏的电压范围，在该电压范围内存在一施加电压窗口，在该窗口内所述装置稳定在释放或受激励状态。在本文中将其称为“滞后窗口”或“稳定窗口”。对于一具有图3所示滞后特性的显示阵列而言，行/列激励协议可设计成在行选通期间，向所选通行中将被激励的像素施加一约10伏的电压差，并向将被释放的像素施加一接近0伏的电压差。在选通之后，向像素施加一约5伏的稳态电压差，以使其保持在行选通使其所处的任何状态。在此实例中， 在被写入之后，每一像素均承受一处于3-7伏“稳定窗口”内的电位差。该特性使图1所示的像素设计在相同的所施加电压条件下稳定在一既有的受激励状态或释放状态。由于干涉式调制器的每一像素，无论处于激励状态还是释放状态，实质上均是一由所述固定反射层及移动反射层所构成的电容器，因此，该稳定状态可保持于一滞后窗口内的电压下而几乎不消耗功率。如果所施加的电势固定不变，则实质上没有电流流入像素。在典型应用中，可通过根据第一行中所期望的一组受激励像素确定一组列电极而形成一显示帧。此后，将一行脉冲施加至第1行的电极，从而激励与所确定的列线对应的像素。此后，将所确定的一组列电极变成与第二行中所期望的一组受激励像素对应。此后，将一脉冲施加至第2行的电极，从而根据所确定的列电极来激励第2行中的相应像素。第1 行的像素不受第2行的脉冲的影响，因而保持其在第1行的脉冲期间所设定到的状态。可按一依序方式对整个系列的行重复上述步骤，以形成所述帧。通常，通过以某一所需帧数/ 秒的速度连续重复该过程来用新显示数据刷新及/或更新这些帧。还有很多种用于驱动像素阵列的行及列电极以形成显示帧的协议为人们所熟知，且可与本发明一起使用。图4及图5显示一种用于在图2所示的3x3阵列上形成一显示帧的可能的激励协议。图4图解说明一组可用于具有图3所示滞后曲线的像素的可能的列及行电压电平。在图4的实施例中，激励一像素包括将相应的列设定至-Vbias，并将相应的行设定至+ Δ V，其可分别对应于-5伏及+5伏。释放像素则是通过将相应的列设定至+Vbias并将相应的行设定至相同的+Δ V以在该像素两端形成一 0伏的电位差来实现。在那些其中行电压保持0 伏的行中，像素稳定于其最初所处的状态，而与该列处于+Vbias还是-Vbias无关。如也在图 4中所显示，应了解，也可使用与上面所述电压具有相反极性的电压，例如，激励一像素可涉及到将相应的列设定至+Vbias并将相应的行设定至-Δ V。在该实施例中，释放像素是通过将相应的列设定至-Vbias并将相应的行设定至相同的-Δ V、从而在像素两端形成一 0伏的电位差来实现。图5Β为一显示一系列行及列信号的时序图，这些信号施加于图2所示的3X3阵列，其将形成图5Α所示的显示布置，其中受激励像素为非反射性。在写入图5Α所示的帧之前，像素可处于任何状态，且在该实例中，所有行均处于0伏，且所有列均处于+5伏。在这些所施加电压下，所有像素稳定于其现有的受激励状态或释放状态。在图5Α所示的帧中，像素(1，1)、(1,2), (2,2), (3,2)及(3,3)受到激励。为实现这一效果，在第1行的一“线时间”期间，将第1列及第2列设定为-5伏，将第3列设定为+5伏。此不会改变任何像素的状态，因为所有像素均保持处于3-7伏的稳定窗口内。此后，通过一自0伏上升至5伏然后又下降回到0伏的脉冲来选通第1行。由此激励像素(1， 1)和(1，2)并释放像素(1，3)。阵列中的其他像素均不受影响。为将第2行设定为所期望状态，将第2列设定为-5伏，将第1列及第3列设定为+5伏。此后，施加至第2行的相同的选通脉冲将激励像素0，2)并释放像素(2，1)和0，3)。同样，阵列中的其他像素均不受影响。类似地，通过将第2列和第3列设定为-5伏、并将第1列设定为+5伏来设定第3 行。第3行选通脉冲将第3行像素设定为图5A所示的状态。在写入帧之后，行电位为0，而列电位可保持在+5或-5伏，且此后显示将稳定于图5A所示的布置。应了解，可对由数十或数百个行和列构成的阵列使用相同的程序。还应了解，用于实施行和列激励的电压的定时、顺序及电平可在以上所述的一般原理内变化很大，且上述实例仅为实例性，任何激励电压方法均可与本发明一起使用。按照上述原理工作的干涉式调制器的详细结构可千变万化。例如，图6A-6C显示移动镜结构的三种不同实施例。图6A为图1所示实施例的剖面图，其中在正交延伸的支撑件18上沉积一金属材料条带14。在图6B中，可移动的反射材料14仅在隅角处在系链32 上附接至支撑件。在图6C中，可移动反射材料14悬吊在一可变形层34上。由于反射材料 14的结构设计及所用材料可在光学特性方面得到优化，且可变形层34的结构设计和所用材料可在所期望机械特性方面得到优化，因此该实施例具有若干优点。在许多公开文件中， 包括例如第2004/00519 号美国公开申请案中，描述了各种不同类型干涉装置的制造。可使用很多种人们所熟知的技术来制造上述结构，此包括一系列材料沉积、图案化及蚀刻步马聚ο返回参见图5B，可以看出，列电压在写入过程的各阶段之间在+5伏与-5伏之间摆动。例如，在第一阶段期间，驱动电路对列电极施加+5伏。在下一阶段或第二阶段期间，驱动电路对列电极施加-5伏。较佳快速地进行+5伏与-5伏之间的这些变换，因为像素两端的电压极性正从一个方向上的5伏摆动至相反方向上的5伏，且此应足够快地进行，以使经历此种极性反转的受激励像素在所述像素两端的电位变至另一滞后窗口的途中穿过零点时不会释放。因此，极性反转的进行应明显快于受激励像素的极性响应时间。当确实如此时，变形的反射层将保持变形足够长的时间以使电压摆动回至5V的偏压，在5V的偏压下， 静电力回复并继续将像素保持于受激励状态。如果这些电压摆动所施加到的电极具有一低的电阻，则所需的速度更易于实现。 低的电阻会使像素的RC充电时间常数最小化，并使每一像素两端的电压能够响应于由驱动电路所施加的驱动电位而快速地摆动。如上文所进一步说明，一组电极可自铬及氧化铟锡制成，而另一组电极则自铝制成。通常，铝电极具有远低于铬/ITO电极的电阻。因此，较佳对铝电极而非对铬/ITO电极施加任何极性反转的电位摆动。因此，在上文所述实施例中，使用可变形的铝层作为铬电极，因为其在各阶段之间自驱动电路接收这些快速的电压摆动。在其他驱动方案中，可使行电极经受极性反转的电压摆动。在这些实施例中，可在行驱动器上附着低电阻层。在一实施例中，本发明包括位于一组行电极与一组列电极的交叉点处的一 MEMS 装置阵列。该组行电极或该组列电极中的一者的电阻低于另一者。一行驱动电路连接至行电极，且一列驱动电路连接至列电极。在某些实施例中，将行驱动电路与列驱动电路组合于单个驱动电路中。将来自所述驱动电路的输出连接至行电极及列电极。MEMS装置是以施加至行电极及列电极的电压信号来驱动。施加至该组行电极或该组列电极中一者的该组电压包含电压摆动，所述电压摆动使至少某些MEMS装置两端的电压的极性及大小自一种极性的稳定偏压电位摆动至相反极性的稳定偏压电位。具有较低电阻的该组电极耦接至包含电压摆动的该组电压，所述电压摆动使至少某些MEMS装置两端的电压的极性及大小自一种极性的稳定偏压电位摆动至相反极性的稳定偏压电位。例如，所述驱动电路在一第一阶段期间在至少一个MEMS装置两端施加一第一极性的电位差，并随后迅速地变换成在一第二阶段期间在所述至少一个MEMS装置两端施加一具有与所述第一极性相反的极性的偏压。更具体而言，在所述第一阶段期间，所述驱动电路对一第一电极施加一第一电压并对一电阻小于所述第一电极的第二电极施加一第三电压。在所述第一阶段期间，所述第一电压与第三电压一同在所述至少MEMS装置两端形成所述第一极性的电位差。在所述第二阶段期间，所述驱动电路对所述第一电极施加一第二电压并对所述第二电极施加一第四电压。在所述第二阶段期间，所述第二电压与第四电压一同在所述至少 MEMS装置两端形成具有与所述第一极性相反的极性的偏压。在所述第一电压与第二电压之差的绝对值小于所述第三电压与第四电压之差的绝对值的情况下，具有较低电阻的所述第二电极会经受高于所述第一电极的电压摆动。 在某些实施例中，所述第一电压基本等于所述第二电压且介于所述第三电压与所述第四电压之间。例如，所述第一电压与第二电压为零，且所述第三电压与第四电压分别为-5伏与+5伏。继续说明该实例，第三电压与第四电压之差的绝对值大致等于5伏偏压的两倍。图7为一MEMS阵列(例如上文所述的干涉式调制器显示阵列)的一个实施例的局部示意图。如上文参照图2-5所述，如果在电极两端施加一恰当的偏压，所述阵列中的各元件会稳定于受激励状态或释放状态中。在上面的实例中，如果各行处于+5V、且各列处于-2 与+2伏之间的任一个值，则元件会保持稳定。在图7中的实施例中，所述驱动器电路包含设置于所述阵列中每一列及每一行上的复数个三态缓冲器50。每一三态缓冲器50均连接至来自阵列控制器22的一保持模式选择线。当所述保持模式选择线得到确定时，自驱动器至显示器30的所有线均被置于高阻抗状态，从而实质上消除了通往阵列控制器22的任何返回路径。如果已写入一个行或帧，且所施加电压处于阵列元件的稳定窗口内，则这些三态缓冲器50可断开，且像素随后保持于先前所保持的偏压，直至电荷穿过像素或通过一非无限大三态开路电阻缓慢地消散为止。在这些缓冲器打开的同时，可关断阵列控制器22的模拟部分及任何提供模拟电压的DC-DC电荷泵，直至元件上的电荷消散至使残余电压降至处于稳定窗口之外的程度为止。由于驱动器可在占使电荷通过一断开的缓冲器(约IGQ的开路状态阻抗)过度地泄放所用时间的一小的比例的时间中对一像素元件进行充电，因而可在整个显示器工作时间的一相当大的比例期间使电荷泵及阵列控制器中的模拟电路循环地处于关断状态，从而显著地降低功率消耗。此种循环可在保持显示一静态帧期间进行、 在写入过程期间的行选通脉冲之间进行等等。图8显示包含复数个三态缓冲器50的图2所示阵列控制器。该复数个三态缓冲器50较佳设置于阵列30的每一列及每一行上。三态缓冲器50连接至保持模式信号，所述保持模式信号在得到确定时会断开所述阵列中相应行或列之间的连接。当保持模式选择线得到确定时，自驱动器至所述阵列的线断开，从而基本消除使存储于每一像素电容上的电荷出现泄漏的任何泄漏路径。像素由此在无任何驱动器输入的情况下保持处于先前充电或放电的状态，直至电荷通过经由像素的泄漏或通过一非无限大三态开路电阻缓慢地消散为止。借助该复数个三态缓冲器50，可根据需要分别控制各行及各列的断开或闭合状态。如同图7—样，应了解，可使用任何可控串联开关(例如串联FET)来实施此种显示器/驱动器解耦。阵列控制器22也可包括一升压电路42，以用于将控制信号转换成一足以驱动阵列30的电压。在一实施例中，阵列控制器22还包括一帧缓冲器44。帧缓冲器44通常包括足以存储用于刷新目的的当前所显示帧的存储器。阵列控制器22的若干部分以及其他的电路及功能度可由一通常连接于实际显示驱动器与一通用微处理器之间的图形控制器提供。图形控制器的实例性实施例包括Chips and Technology公司的69030或69455控制器 Jeiko Epson 公司的 S1D1300 系列、及 Solomon Systech 1906。图9为一流程图，其图解说明一种操作图7或8所示显示器的实例性过程。较佳地，通过启动复数个三态缓冲器50，可使用低的功率消耗来保持干涉式调制器的状态。视实施例而定，可对图9所示的步骤增加额外的步骤、删除其他步骤、及重新排列各步骤的顺序。开始步骤M，对像素中的每一干涉式调制器进行充电。在一实施例中，将在断开所述阵列之前所使用的偏压升高至更接近激励电压，而非正好处于滞后窗口的中间。例如， 在图2-5所示的实施例中，在阵列解耦之前，行电压可为+5伏，且列电压可设定至-2伏，而非0伏。在这些实施例中，将干涉式调制器充电至接近但不高于相应干涉式调制器的激励电压，例如为激励电压的75^^90^^95 ^因此，像素被高度充电，但任何干涉式调制器的电压差均不应造成阵列中任何已释放元件的状态变化。继续进行至步骤56，将干涉式调制器与阵列控制器22电隔离。在一实施例中，启动三态缓冲器50，以便切断自阵列控制器22至阵列元件的线。接下来，在步骤58中，阵列控制器22使其功率消耗电路的至少一部分断电并等待一所选周期，该所选周期将取决于在三态缓冲器断开时电路的RC时间常数。在某些实施例中，电容值将处于皮法范围内，且电阻处于1000ΜΩ范围内，从而使时间常数处于毫秒范围内。因此，在某些实施例中，断开周期的持续时间为约1至10毫秒。其他实例性持续时间包括至少0. 5秒且对于高电容阵列而言至少2秒。在一实施例中，该所选周期是可由用户定义的。前进至步骤60，将干涉式调制器重新连接至阵列控制器22。在一实施例中，在图像显示及修改过程期间重复图9所示的过程。在写入一像素之后，较佳可感测其状态。对于图1中的双稳显示器而言，可利用如下事实来确定像素状态当像素处于受激励状态时，像素镜两端的电容比像素处于释放状态时大得多(通常约大十倍)。可按各种各样的方式通过感测像素的与电容相关的电特性来感测该像素电容值，在下文中将更详细地说明某些与电容相关的电特性。首先将参照如图10-14中所示的经过隔离的单个像素来说明像素状态感测的原理。现在参见图10，在进行像素写入之后，无论整个帧是否完成或在该时间之前，可将除包含所要测试的像素的一列以外的所有的列三态缓冲器置于断开(解耦)配置中。行驱动器然后对包含所要测试的像素的行电极施加一低值脉冲，所要测试的像素响应于升高的电压而充电。如在图11中所示，像素两端的电压将按照电路的RC时间常数(τ )响应于该所施加电压而升高。对于经过隔离的单个像素而言，所述电容是像素61的电容，且电路的电阻可包含行驱动器输出阻抗及/或可与行电极串联布置的任一滤波电阻器63。当像素61处于低电容状态(例如释放状态)时测试点63处的电压的升高(如曲线60所示)将快于当像素61处于高电容状态(例如受激励状态)时(如曲线69所示)。如果在该充电周期期间的某一时刻(例如在τ/3处)确定出像素两端的电压，便可确定出像素的状态。该电压可由一电压感测电路64来检测及测量。如果对像素施加一持续时间为τ/3的脉冲，则像素两端的电压将如在轨迹66中所示(也显示于图11中)升高及降低。如果在对负输入端施加乂_的情况下将该信号施加至比较器68的输入端，则只有当像素两端的电压在该脉冲期间的某一时刻超过Vwtt时，才从所述比较器输出一脉冲，其中Vwtt如在图11中所示加以定义。可将比较器68的输出锁存，以产生一所述像素受激励(锁存低)还是释放(锁存高) 的指示。图12及13图解说明一种检测像素状态的替代方法。在图12中，使用一电流感测电路70而非一电压感测电路。如上文所述施加一电压脉冲，其会在像素电容充电时引起一电流脉冲。如在图13中所示，该电流脉冲在像素61的电容较大时(曲线75)比在电容较小时(曲线77)衰减得慢。可通过测量列线中一串联电阻72两端的电压来将该电流脉冲转换成一电压脉冲(也可使用配置成电流-电压转换器的放大器)。可由一配置成图12中所示积分器74的放大器来感测电阻器两端的电压。积分器的输出可路由至一与图10中所示类似的比较器76及锁存器。如果流过电路的电流脉冲足以(在给定电阻器72的值及积分器74的时间常数/放大率的情况下)在比较器输入端处产生一大于图12中所示阈电压 Vwtt2的电压，则比较器76将仅产生一输出脉冲。图12显示一用于将电阻72切换至列线中的开关78，但应了解，例如，如果已存在一适合的过滤电阻器，则将不需要如此。电流感测需要一比电压感测略微更复杂的电路，但一个优点在于，由于可使用单独的电流传感器同时分别测量沿一行的每一像素的充电电流，因而可由单个脉冲来选通一行中的所有像素。在这些实施例中，可存在专用于每一列的传感器，或者可在不同的列群组之间循序切换一组电流传感器以便同时感测所述列电流中的一部分但非全部。该最后一实施例将慢于一其中对每一行使用一传感器的实施例、但快于每次一行的感测。根据上面的原理，图14为一流程图，其图解说明一种用于确定干涉式调制器的断开或闭合状态的实例性过程。在步骤80中对像素施加一测试脉冲。在步骤82中，测量对所述脉冲的一电容相关响应。在步骤84中，将所述响应与一阈值相比较，以确定像素状态。像素状态感测可因众多种原因而较佳。例如，在下一帧更新或刷新时，仅需要更新那些不同于下一所需帧的像素。对于一静态显示，可对像素状态加以监测，以检测哪些像素已因电荷泄漏而自受激励状态松弛至释放状态。可按众多种方式实施选择性更新。例如， 一旦一个或多个像素变离所需状态，便可重新接通驱动器电路，闭合三态缓冲器，并可将行选通仅限定至那些包含处于非所需状态的像素的行。可跳过其他行。此会减少为更新显示器所需的总能量。在帧写入过程中，像素状态感测也可较佳，因为当写入各行像素时，可对其进行检查以判定其是否得到正确写入。如果未得到正确写入，则可重新对该行进行写入， 直至正确为止。
在图15中图解说明该最后一种过程的实施方案。在行1线时间90期间对行1进行写入之后，进入行1的测试时间92。在该时间周期的第一部分中，仅行1及列1连接至驱动电路，且对行1施加一约为1伏或以下的测试脉冲94。如上文所述，对像素(1，1)的电容相关响应进行监测，以确认其如在图5A中所示处于受激励状态。在行1测试时间的后续部分期间对像素(1, 及(1，；3)重复该步骤。系统然后进入行2线时间，或者另一选择为，如果判定出行1中的一个或多个像素未得到正确写入，则重复行1线时间。为便于图解说明，图中显示测试时间周期远长于通常所需的时间，因为与在写入过程期间用于激励像素的脉冲周期相比，用于测试的脉冲时间周期可能非常短。当被测像素61为一大的紧密封装像素阵列的一部分时，测试过程可能稍微更加复杂。这是因为测试脉冲施加至一整行像素。因此，充电过程的时间常数取决于整行电极与返回列电极之间的电容，且此可受到所述行中所有像素的相对状态的影响，而非仅受被测像素61的状态的影响，此同样显示于图16 中。主导电容的因素将是被测像素的状态，但是由于在所述行中可存在数以百计的像素， 因而其余部分的组合影响可能非常明显。在共享同一列电极的不同行中的像素之间也可存在容性耦合。其实际影响在于，当测试一既定行中的像素时，其可有利于改变脉冲时间周期 τ/3、Vwtt值、或二者，此取决于所述行中其他像素的状态。可按若干种方式进行此种判定。一个实施例可在每一行中、在显示器观看区域外所述行的末端处包含一测试像素98。该像素可在各状态之间切换，且可为受激励与释放两种状态确定测试脉冲的上升时间。通过此种方式，可根据测试像素响应来确定在各状态之间具有最大电压差的时间周期、及Vwtt应位于其间的电压值。然后，可使用这些值来测试所述行中其他像素的状态。另一选择为，可在所述行的端部布置一过滤电阻器而非一测试像素。然后，可对整行电极进行一集体电容测量。驱动控制电路可使用该信息来计算或查找一适用于t/3、Vw Jt、或二者的值，以测试该行中的像素。在图17中图解说明一种对嵌入于由行及列构成的阵列中的像素使用这些原理的大体状态感测过程。在步骤102中，对一包含所要感测的像素的行施加行测量信号。这些信号可涉及到如上文所述测试一测试像素或进行一整行电容测量。在步骤104中，为所述行中的后一像素确定适当的测试参数，例如周期τ/3及/或Vwtt值。如在图14中一样，然后在步骤106中对所述行施加一测试脉冲。在步骤108中，测量对所述脉冲的电容相关响应。在步骤110中，将所述响应与一阈值相比较，以确定所述行中一所选像素的状态。所述像素状态感测过程的脉冲幅值及持续时间可根据众多种所选因素加以选择。 所述脉冲可经整形以控制注入所述行中的总电荷。对于经过隔离的像素，可对脉冲电流及时间轮廓加以界定，以使无论其电容值如何，均有一预所选的电荷注入像素中。在此种情形中，在像素两端得到的电压将与像素电容成反比。也可对一阵列中的各像素使用此种方法， 但其适用性可能有限，因为注入一行中的电荷可以一种复杂且难以预测的方式分布于数以百计的行像素中。可根据电路的τ值来选择脉冲持续时间，其中为节约时间，较佳选择短的脉冲。当然，希望使在该过程期间施加至像素的电位始终保持处于滞后窗口内，以使状态感测过程本身不会改变所感测像素的状态。因此，驱动器将较佳在不施加充电脉冲时及在不与三态放大器解耦时提供适当的偏压，且将产生偏离该偏压的足够小的脉冲(例如通常不大于1伏或2伏)，以使所施加的像素电压从不处于滞后窗口以外。
图18A及18B为图解说明一显示装置2040的一实施例的系统方块图。显示装置 2040例如可为蜂窝式电话或移动电话。然而，显示装置2040的相同组件或其稍作变化的形式也可作为例如电视及便携式媒体播放器等各种类型显示装置的例证。显示装置2040包括一外壳2041、一显示器2030、一天线2043、一扬声器2045、一输入装置2048及一麦克风2046。外壳2041通常由所属领域的技术人员所熟知的众多种制造工艺中的任一种工艺制成，包括注射成型及真空成形。此外，外壳2041可由众多种材料中的任一种材料制成，包括但不限于塑料、金属、玻璃、橡胶及陶瓷、或其一组合。在一实施例中，外壳2041包括可拆部分(未图示)，这些可拆部分可与其它具有不同颜色的、或包含不同标志、图片或符号的可拆部分换用。实例性显示装置2040的显示器2030可为众多种显示器中的任一种，包括本文所述的双稳显示器。在其他实施例中，如所属领域的技术人员所知，显示器2030包括一平板显示器，例如如上所述的等离子体显示器、EL、0LED、STN IXD或TFTIXD，或一非平板显示器， 例如CRT或其他显像管装置。然而，为便于说明本发明，显示器2030包括一如本文所述的干涉式调制器显示器。在图18B中示意性地图解说明实例性显示装置2040的一实施例的组件。所示实例性显示装置2040包括一外壳2041，并可包括其它至少部分地封闭于其中的组件。例如， 在一实施例中，实例性显示装置2040包括一网络接口 2027，该网络接口 2027包括一耦接至一收发器2047的天线2043。收发器2047连接至与调节硬件2052相连的处理器2021。调节软件2052可经配置以对一信号进行调节(例如对一信号进行滤波)。调节软件2052连接至一扬声器2045及一麦克风2046。处理器2021还连接至一输入装置2048及一驱动控制器2(^9。驱动控制器20 耦接至一帧缓冲器20 并耦接至阵列驱动器2022，阵列驱动器2022又耦接至一显示阵列2030。一电源2050根据具体实例性显示装置2040的设计要求为所有组件供电。网络接口 2027包括天线2043及收发器2047，以使实例性显示装置2040可通过网络与一个或多个装置进行通信。在一实施例中，网络接口 2027还可具有某些处理功能，以降低对处理器2021的要求。天线2043是所属领域的技术人员所知的用于发射及接收信号的任一种天线。在一实施例中，该天线根据IEEE 802. 11标准(包括IEEE802. 11(a)，(b)， 或(g))来发射及接收RF信号。在另一实施例中，该天线根据蓝牙(BLUETOOTH)标准来发射及接收RF信号。倘若为蜂窝式电话，则该天线被设计成接收CDMA、GSM、AMPS或其它用于在无线移动电话网络中进行通信的习知信号。收发器2047对自天线2043接收的信号进行预处理，以使其可由处理器2021接收及进一步处理。收发器2047还处理自处理器2021接收到的信号，以使其可通过天线2043自实例性显示装置2040发射。在一替代实施例中，可由一接收器取代收发器2047。在又一替代实施例中，可由一图像源取代网络接口 2027，该图像源可存储或产生拟发送至处理器2021的图像数据。例如，该图像源可为数字视盘(DVD)或一含有图像数据的硬盘驱动器、或一产生图像数据的软件模块。处理器2021通常控制实例性显示装置2040的总体运行。处理器2021自网络接口 2027或一图像源接收数据(例如压缩的图像数据)，并将该数据处理成原始图像数据或处理成一种易于处理成原始图像数据的格式。然后，处理器2021将处理后的数据发送至驱动控制器20 或发送至帧缓冲器20 进行存储。原始数据通常是指识别一图像内每一位置处图像特征的信息。例如，这些图像特征可包括颜色、饱和度及灰度级。在一实施例中，处理器2021包括一微控制器、CPU、或用于控制实例性显示装置 2040的运行的逻辑单元。调节硬件2052通常包括用于向扬声器2045发送信号及用于自麦克风2046接收信号的放大器及滤波器。调节硬件2052可为实例性显示装置2040内的离散组件，或者可并入处理器2021或其它组件内。驱动控制器20 直接自处理器2021或自帧缓冲器20 接收由处理器2021产生的原始图像数据，并适当地将原始图像数据重新格式化以便高速传输至阵列驱动器2022。 具体而言，驱动控制器20 将原始图像数据重新格式化成一具有光栅状格式的数据流，以使其具有一适合于扫描显示阵列2030的时间次序。然后，驱动控制器20 将格式化后的信息发送至阵列驱动器2022。尽管驱动控制器20 (例如IXD控制器)通常是作为一独立的集成电路(IC)与系统处理器2021相关联，然而这些控制器也可按许多种方式进行构建。 其可作为硬件嵌入处理器2021中、作为软件嵌入处理器2021中、或以硬件形式与阵列驱动器2022完全整合。通常，阵列驱动器2022自驱动控制器20 接收格式化后的信息并将视频数据重新格式化成一组平行的波形，该组平行的波形每秒许多次地施加至来自显示器的χ-y像素矩阵的数百条、有时数千条引线。在一实施例中，驱动控制器20 、阵列驱动器2022、及显示阵列2030适用于本文所述的任一类型的显示器。例如，在一实施例中，驱动控制器20 是一传统的显示控制器或一双稳显示控制器(例如一干涉式调制器控制器)。在另一实施例中，阵列驱动器2022 是一传统驱动器或一双稳显示驱动器(例如一干涉式调制器显示器)。在一实施例中，一驱动控制器20 与阵列驱动器2022相集成。此种实施例常见于例如蜂窝式电话、手表及其他小面积显示器等高度集成的系统中。在又一实施例中，显示阵列2030是一通常的显示阵列或一双稳显示阵列(例如一包含一干涉式调制器阵列的显示器)。输入装置2048使用户能够控制实例性显示装置2040的运行。在一实施例中，输入装置2048包括一小键盘(例如QWERTY键盘或电话小键盘)、一按钮、一开关、一触敏屏幕、一压敏或热敏薄膜。在一实施例中，麦克风2046是实例性显示装置2040的输入装置。 当使用麦克风2046向该装置输入数据时，可由用户提供语音命令来控制实例性显示装置 2040的运行。电源2050可包括众多种能量存储装置，此在所属领域中众所周知。例如，在一实施例中，电源2050为一可再充电式蓄电池，例如一镍-镉蓄电池或锂离子蓄电池。在另一实施例中，电源2050是一可再生能源、电容器或太阳能电池，包括塑料太阳能电池及太阳能电池漆。在另一实施例中，电源2050构造成自墙上插座接收电力。在某些实施方案中，控制可编程性如上文所述存在于一驱动控制器中，该驱动控制器可位于电子显示系统中的数个位置上。在某些情形中，控制可编程性存在于阵列驱动器2022中。所属领域的技术人员将认识到，可在任意数量的硬件及/或软件组件中及在不同的构造中实施上述优化。尽管上文详细说明是显示、说明及指出本发明的适用于各种实施例的新颖特征， 然而应了解，所属领域的技术人员可在形式及细节上对所示装置或工艺的作出各种省略、替代及改变，此并不背离本发明的精神。应知道，由于某些特征可与其它特征相独立地使用或付诸实践，因而可在一并不提供本文所述的所有特征及优点的形式内实施本发明。
权利要求
1.一种显示器，其包含至少一个驱动电路；阵列，其包含多个干涉式调制器，所述多个干涉式调制器中的每一者连接至列电线和行电线且由所述驱动电路驱动；以及多个电路，其连接在所述驱动电路与所述列电线和所述行电线之间，其中所述多个电路先将所述阵列与所述驱动电路电耦接，且当所述阵列与所述驱动电路电耦接时，所述驱动电路向所述阵列提供大于所述多个干涉式调制器的滞后窗口中点且低于所述多个干涉式调制器的激励电压的电压，在所述驱动电路提供所述电压后，所述多个电路再将所述阵列与所述驱动电路电隔离一断开周期，以使所述驱动电路在所述断开周期期间不向所述阵列提供电压，所述阵列在所述断开周期期间保持位于所述滞后窗口内的电压，其中所述断开周期基于预定的时间常数，所述时间常数与所述阵列和所述多个电路相关联。
2.如权利要求1所述的显示器，其中所述多个电路中的每一者包含三态电路。
3.如权利要求1所述的显示器，其中所述驱动电路包含行驱动元件和列驱动元件。
4.如权利要求1所述的显示器，其中所述多个电路中的每一者连接至来自所述驱动器的选择线。
5.如权利要求1所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少0. 001秒。
6.如权利要求1所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少0. 5秒。
7.如权利要求1所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少2秒。
8.如权利要求1所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个干涉式调制器中每一者两端的电压驱动至所述多个干涉式调制器的激励电压的至少 95%。
9.如权利要求1所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个干涉式调制器中每一者两端的电压驱动至所述多个干涉式调制器的激励电压的至少 90%。
10.如权利要求1所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个干涉式调制器中每一者两端的电压驱动至所述多个干涉式调制器的激励电压的至少 75%。
11.如权利要求1所述的显示器，其中所述多个电路中的每一者包含三态缓冲器，所述三态缓冲器具有至少一高阻抗状态。
12.如权利要求11所述的显示器，其中所述三态缓冲器在高阻抗状态具有一约为IG欧的阻抗。
13.如权利要求1所述的显示器，其中所述的电隔离所述阵列包含将所述阵列与其他电路电隔离。
14.如权利要求1所述的显示器，其中所述多个电路进一步基于一时间常数将所述阵列与所述驱动电路电隔离，所述时间常数与所述多个干涉式调制器相关联。
15.一种控制显示器的方法，所述方法包含将干涉式调制器阵列与至少一个驱动电路电耦接；当所述干涉式调制器阵列与所述驱动电路电耦接时，对所述干涉式调制器阵列施加偏压，其中所述偏压大于所述干涉式调制器的滞后窗口中点且低于所述干涉式调制器的激励电压；以及在施加所述偏压后，将所述干涉式调制器阵列与所述驱动电路电隔离一断开周期，以使所述驱动电路在所述断开周期期间不向所述干涉式调制器阵列提供电压，所述干涉式调制器阵列在所述断开周期期间保持位于所述滞后窗口内的电压，其中所述断开周期基于预定的时间常数，所述时间常数与所述干涉式调制器阵列和所述多个电路相关联。
16.如权利要求15所述的方法，其另外包含在将所述干涉式调制器阵列电隔离之后关断电荷泵。
17.如权利要求16所述的方法，其中所述的电隔离所述阵列包含将所述阵列与其他电路电隔离。
18.如权利要求15所述的方法，其中将所述干涉式调制器阵列电隔离包含启动多个三态电路。
19.如权利要求15所述的方法，其中将所述干涉式调制器阵列电隔离包含驱动来自所述驱动电路的选择线。
20.如权利要求15所述的方法，其中将所述干涉式调制器阵列电隔离包含将所述干涉式调制器阵列与所述驱动电路电隔离至少0.01秒。
21.如权利要求15所述的方法，其中将所述干涉式调制器阵列电隔离包含将所述干涉式调制器阵列与所述驱动电路电隔离至少0. 5秒。
22.如权利要求15所述的方法，其中将所述干涉式调制器阵列电隔离包含将所述干涉式调制器阵列与所述驱动电路电隔离至少2秒。
23.如权利要求15所述的方法，其中包含在将所述干涉式调制器电隔离之前，对其施加偏压。
24.如权利要求15所述的方法，其中所述偏压为所述干涉式调制器的激励电压的至少 95%。
25.如权利要求15所述的方法，其中所述偏压为所述干涉式调制器的激励电压的至少 90%。
26.如权利要求15所述的方法，其中所述偏压为所述干涉式调制器的激励电压的至少 75%。
27.如权利要求15所述的方法，其中电隔离所述干涉式调制器阵列基于与所述干涉式调制器相关联的时间常数。
28.一种控制显示器的系统，所述系统包含电耦接装置，其用于将干涉式调制器阵列与至少一个驱动电路电耦接；施加偏压装置，其用于在所述干涉式调制器阵列与所述至少一个驱动电路电耦接时， 对所述干涉式调制器阵列施加偏压，其中所述偏压大于所述干涉式调制器的滞后窗口中点且低于所述干涉式调制器的激励电压；以及电隔离装置，其用于在施加所述偏压后，将所述干涉式调制器阵列与所述至少一个驱动电路电隔离一断开周期，以使所述驱动电路在所述断开周期期间不向所述干涉式调制器阵列提供电压，所述干涉式调制器阵列在所述断开周期期间保持位于所述滞后窗口内的电压，其中所述断开周期基于预定的时间常数，所述时间常数与所述干涉式调制器阵列和所述电耦接装置相关联。
29.如权利要求观所述的系统，其中所述电隔离装置包含用于驱动来自所述驱动电路的选择线的装置。
30.如权利要求观所述的系统，其另外包含装置，所述装置在将所述干涉式调制器阵列电隔离之前，对所述干涉式调制器阵列中的每一干涉式调制器施加偏压。
31.如权利要求观所述的系统，其中所述电隔离装置基于与所述干涉式调制器相关联的时间常数将所述干涉式调制器阵列电隔离。
32.—种通信装置，其包含至少一个驱动电路；阵列，其包含多个干涉式调制器，所述多个干涉式调制器中的每一者连接至列电线和行电线且由所述驱动电路驱动；以及多个电路，其连接在所述驱动电路与所述列电线和所述行电线之间，其中所述多个电路先将所述阵列与所述驱动电路电耦接，且当所述阵列与所述驱动电路电耦接时，所述驱动电路向所述阵列提供大于所述多个干涉式调制器的滞后窗口中点且低于所述多个干涉式调制器的激励电压的电压，在所述驱动电路提供所述电压后，所述多个电路再将所述阵列与所述驱动电路电隔离一断开周期，以使所述驱动电路在所述断开周期期间不向所述阵列提供电压，所述阵列在所述断开周期期间保持位于所述滞后窗口内的电压，其中所述断开周期基于预定的时间常数，所述时间常数与所述阵列和所述多个电路相关联。
33.如权利要求32所述的通信装置，其中所述多个电路进一步基于与所述多个干涉式调制器相关联的时间常数将所述阵列与所述驱动电路电隔离。
34.一种显示器，其包含至少一个驱动电路；阵列，其包含多个双稳元件，所述多个双稳元件中的每一者连接至列电线和行电线且由所述驱动电路驱动；以及多个电路，其连接在所述驱动电路与所述列电线和所述行电线的每一者之间，其中所述多个电路先将所述阵列与所述驱动电路电耦接，且当所述阵列与所述驱动电路电耦接时，所述驱动电路向所述阵列提供高于所述多个双稳元件的激励电压的一半且低于所述多个双稳元件的所述激励电压的电压，在所述驱动电路提供所述电压后，所述多个电路再将所述阵列与所述驱动电路电隔离一断开周期，以使所述驱动电路在所述断开周期期间不向所述阵列提供电压，所述阵列在所述断开周期期间保持位于所述滞后窗口内的电压，其中所述断开周期基于预定的时间常数，所述时间常数与所述阵列和所述多个电路相关联。
35.如权利要求34所述的显示器，其中所述多个电路中的每一者包含三态电路。
36.如权利要求34所述的显示器，其中所述驱动电路包含行驱动元件和列驱动元件。
37.如权利要求34所述的显示器，其中所述多个电路中的每一者连接至来自所述驱动电路的选择线。
38.如权利要求34所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少0. 01秒。
39.如权利要求34所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少0.5秒。
40.如权利要求34所述的显示器，其中所述多个电路将所述阵列与所述驱动电路电隔离至少2秒。
41.如权利要求34所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个双稳元件中每一者两端的电压驱动至所述多个双稳元件的激励电压的至少95%。
42.如权利要求34所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个双稳元件中每一者两端的电压驱动至所述多个双稳元件的激励电压的至少90%。
43.如权利要求34所述的显示器，其中在将所述阵列电隔离之前，所述驱动电路将所述多个双稳元件中每一者两端的电压驱动至所述多个双稳元件的激励电压的至少75%。
44.如权利要求34所述的显示器，其中所述多个电路经进一步配置以基于一时间常数将所述阵列与所述驱动电路电隔离，所述时间常数与所述多个双稳元件相关联。
全文摘要
本发明涉及MEMS显示装置及驱动此装置的方法。实例性MEMS干涉式调制器的实施例布置于电极行与列的交叉点处。在某些实施例中，列电极具有一低于行电极的电阻。一驱动电路在一第一阶段期间在电极两端施加一为一第一极性的电位差，并随后快速变换成在一第二阶段期间施加一具有一与所述第一极性相反的极性的偏压。在某些实施例中，在所述第一及第二阶段期间施加至行电极的电压之差的一绝对值小于施加至列电极的电压之差的一绝对值。
文档编号G09G3/34GK102214447SQ20111019562
公开日2011年10月12日 申请日期2005年8月23日 优先权日2004年8月27日
发明者克拉伦斯·徐, 杰弗里·B·桑普塞尔, 米特兰·C·马修, 马克·米格纳德, 马尼什·科塔里 申请人:高通Mems科技公司