一种移位寄存器单元及栅极驱动电路、显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及栅极驱动电路、显示面板。
【背景技术】
[0002]随着显示技术的不断发展，一些显示器例如有机发光二极管(英文=OrganicLight Emitting D1de，简称OLED)显示器因其具有体积小、功耗低、无福射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
[0003]上述显示器显示面板的有效显示区域上由多条栅线和数据线交错界定的呈矩阵形式排列的像素单元。在显示面板的外围区域设置有栅极驱动电路，可以对栅线进行逐行扫描，以将所有像素单元逐行打开，使得数据线能够对打开的像素单元进行充电。其中，为了降低显示器的生产成本，现有的栅极驱动电路常采用GOA (Gate Driver on Array，阵列基板行驱动)设计将TFT (Thin Film Transistor，薄膜场效应晶体管)栅极开关电路集成在显示面板上。
[0004]此外，为了提高用户体验，显示面板进一步向大尺寸、高分辨率、高帧速率的方向发展。然而，当显示面板的尺寸增大、分辨率提高后，显示面板上每一行和每一列的像素单元的数目会增加，在此情况下，如果提高帧速率将会降低每一行像素单元的扫描时间，导致部分像素单元充电不足。
[0005]现有技术中，为了解决上述问题，可以通过多个时钟信号和多个移位寄存器相互连接，使得相邻两行的扫描信号出现重叠区域，以对像素单元进行预充电。此外，要改变重叠区间的宽度，不仅要改变移位寄存器的内部结构，还要对时钟信号进行调整。较长宽度的重叠区域需要较多数量的时钟信号和移位寄存器相连接。这样一来，会导致驱动电路设计版图面积增大，显示电路的设计复杂度高，不利于提高显示面板的窄边框设计。
【发明内容】
[0006]本发明的实施例提供一种移位寄存器单元及栅极驱动电路、显示面板，能够降低显示电路的设计复杂度，有利于显示面板的窄边框设计。
[0007]为达到上述目的，本发明的实施例采用如下技术方案:
[0008]本发明实施例的一方面，提供一种移位寄存器单元，包括脉冲宽度可调制模块，所述脉冲宽度可调制模块包括:第一输入子模块、第一下拉子模块、第二输入子模块、第二下拉子模块、第三输入子模块以及第三下拉子模块；所述第一输入子模块与第一控制信号端、第二控制信号端、第三控制信号端、第二时钟信号端、第一电压端以及第一输出端相连接；用于在所述第二控制信号端、所述第三控制信号端、所述第二时钟信号端以及所述第一电压端的控制下，将所述第一控制信号端的信号输出至所述第一输出端；所述第一下拉子模块连接所述第一时钟信号端、所述第一控制信号端、所述第一电压端以及所述第一输出端，用于在所述第一时钟信号端以及所述第一控制信号端的控制下，将所述第一输出端的电压下拉至所述第一电压端的电压；所述第二输入子模块连接所述第一时钟信号端、所述第二时钟信号端以及第二输出端，用于在所述第一时钟信号端和所述第二时钟信号端的控制下，将所述第一时钟信号端或所述第二时钟信号端的信号输出至所述第二输出端；所述第二下拉子模块连接所述第一输出端、所述第二输出端以及所述第一电压端，用于在所述第一输出端的控制下，将所述第二输出端的电压下拉至所述第一电压端的电压；所述第三输入子模块连接所述第一控制信号端、第三电压端、所述第一输出端以及第三输出端，用于在所述第一控制信号端和所述第一输出端的控制下，将所述第三电压端的信号输出至所述第三输出端；所述第三下拉子模块连接所述第二输出端、所述第一电压端以及所述第三输出端，用于在所述第二输出端的控制下，将所述第三输出端的电压下拉至所述第一电压端的电压。
[0009]优选的，所述脉冲宽度可调制模块还包括:反馈子模块，连接所述第一输出端、所述第二输出端、所述第三电压端、所述第二电压端以及所述第一输入子模块、所述第一下拉子模块，用于在所述第一输出端的控制下，将所述第三电压端的信号作为反馈信号输出至所述第一输入子模块，或者用于在所述第二输出端的控制下，将所述第二电压端的信号作为反馈信号输出至所述第一下拉子模块。
[0010]优选的，所述第一输入子模块包括:第一晶体管、第二晶体管以及第三晶体管；所述第一晶体管的栅极连接所述第二晶体管的第二极，第一极连接所述第一输出端、第二极与所述第一控制信号端相连接；所述第二晶体管的栅极连接所述第三控制信号端、第一极连接所述第二时钟信号端；所述第三晶体管的栅极连接第二控制信号端，第一极与所述第一电压端相连接，第二极与所述第二晶体管的第二极相连接。
[0011]优选的，所述第一下拉子模块包括:第六晶体管、第七晶体管以及第八晶体管；所述第六晶体管的栅极连接所述第七晶体管的第一极，第一极与所述第一电压端相连接，第二极连接所述第一输出端；所述第七晶体管的栅极和第二极均连接所述第一时钟信号端，第一极与第八晶体管的第二极相连接；所述第八晶体管的栅极连接所述第一控制信号端、第一极与所述第一电压端相连接。
[0012]优选的，所述第二输入子模块包括第十晶体管和第十一晶体管；所述第十晶体管的栅极和第一极均与所述第一时钟信号端相连接，第二极连接所述第二输出端；所述第十一晶体管的栅极和第二极均与所述第二时钟信号端相连接，第一极连接所述第二输出端。
[0013]优选的，所述第二下拉子模块包括第十二晶体管，其栅极连接所述第一输出端，第一极与所述第二输出端相连接，第二极连接所述第一电压端。
[0014]优选的，所述第三输入子模块包括第一电容以及第十三晶体管；所述第十三晶体管的栅极连接所述第一输出端、第一极与所述第三电压端相连接，第二极连接所述第三输出端；所述第一电容的一端连接所述第一控制信号端，另一端与所述第十三晶体管的栅极相连接。
[0015]优选的，所述第三下拉子模块包括第二电容和第十四晶体管；所述第十四晶体管的栅极连接所述第二输出端，第一极与所述第三输出端相连接，第二极连接所述第一电压端；所述第二电容的一端连接所述第一输出端，另一端与第十四晶体管的栅极相连接。
[0016]优选的，所述反馈子模块包括第十五晶体管和第十六晶体管；所述第十五晶体管的栅极连接所述第一输出端，第一极连接所述第三电压端，第二极与所述第一输入子模块和所述第一下拉子模块相连接；所述第十六晶体管的栅极连接所述第二输出端，第二极连接所述第二电压端，第一极与所述第一输入子模块和所述第一下拉子模块相连接。
[0017]优选的，所述第一输入子模块包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第五晶体管；所述第一晶体管的栅极连接所述第二晶体管的第二极，第一极连接所述第五晶体管的第二极、第二极与所述第一控制信号端相连接；所述第二晶体管的栅极连接所述第三控制信号端、第一极连接所述第二时钟信号端；所述第三晶体管的栅极连接第二控制信号端，第一极与所述第一电压端相连接，第二极与所述第二晶体管的第二极相连接；所述第四晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二晶体管的第二极，第二极与所述第一电压端相连接；所述第五晶体管的栅极连接所述第二晶体管的第二极，第一极与所述第一输出端相连接。
[0018]优选的，所述第一下拉子模块包括:第六晶体管、第七晶体管、第八晶体管以及第九晶体管；所述第六晶体管的栅极连接所述第七晶体管的第一极，第一极与所述第一电压端相连接，第二极连接所述第九晶体管的第一极；所述第七晶体管的栅极和第二极均连接所述第一时钟信号端，第一极与第八晶体管的第二极相连接；所述第八晶体管的栅极连接所述第一控制信号端、第一极与所述第一电压端相连接；所述第九晶体管的栅极连接所述第七晶体管的第一极，第二极与所述第一输出端相连接。
[0019]优选的，该移位寄存器单元还包括与所述脉冲宽度可调制模块相连接的多脉冲输出模块；所述多脉冲输出模块还连接所述第三时钟信号端、所述第二电压端以及驱动信号输出端，用于在所述第三时钟信号端、所述第二电压端以及所述脉冲宽度可调制模块输入的宽度可调制单脉冲信号的控制下，向所述驱动信号输出端输出多脉冲信号；其中，所述多脉冲信号的总宽度与所述宽度可调制单脉冲信号的宽度相匹配，所述多脉冲信号的频率与所述第三时钟信号端的信号相匹配。
[0020]优选的，所述脉冲宽度可调制模块包括反馈子模块，所述多脉冲输出模块包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管以及第三电容；所述第十七晶体管的栅极连接所述第一输出端、第一极连接第三时钟信号端，第二极与所述第十八晶体管的第二极相连接；所述第十八晶体管的栅极连接所述第二输出端，第一极与第二电压端相连接；所述第十九晶体管的栅极连接所述第三输出端，第一极与用于输出所述反馈信号的反馈信号端相连接，第二极与所述第十七晶体管和所述第十八晶体管的第二极相连接；第二十晶体管的栅极连接所述第一输出端，第一极连接所述第三时钟信号端，第二极与所述驱动信号输出端相连接；所述第二十一晶体管的栅极连接所述第二输出端，第一极连接所述第二电压端，第二极与所述驱动信号输出端相连接。
[0021]优选的，该移位寄存器单元还包括选通模块和单脉冲信号输出模块；所述选通模块的一端与所述多脉冲输出模块相连接，另一端与所述单脉冲信号输出模块相连接，用于将所述多脉冲输出模块输出的多脉冲信号与所述单脉冲信号输出模块输出的单脉冲信号首尾相连。
[0022]优选的，该移位寄存器单元还包括与脉冲宽度可调制模块相连接的多脉冲输出模块，与所述多脉冲输出模块相连接的高频反向模块；所述多脉冲输出模块还连接所述第三时钟信号端、所述第一电压端以及高频反向模块，用于在所述第三时钟信号端以及所述第一电压端、所述脉冲宽度可调制模块输入的宽度可调制单脉冲信号的控制下，向所述高频反向模块输出多脉冲信号；所述高平反向模块还连接所述第三电压端、第四时钟信号端、所述第一电压端、所述第二电压端、接地端以及驱动信号输出端，用于在所述第三电压端、所述第四时钟信号端、所述第一电压端、所述第二电压端以及接地端的控制下，将所述多脉冲信号进行反向，并输出至所述驱动信号输出端，其中，所述反向的多脉冲信号的总宽度与所述宽度可调制单脉冲信号的宽度相匹配，所述反向的多脉冲信号的频率与所述第三时钟信号端的信号相匹配。
[0023]优选的，所述多脉冲输出模块包括第十七晶体管和第十八晶体管；所述第十七晶体管的栅极连接所述第一输出端，第一极与所述第三时钟信号端相连接，第二极连接所述高频反向模块；所述第十八晶体管的栅极连接所述第二输出端，第一极连接所述第一电压端，第二极连接所述高频反向模块。
[0024]优选的，所述高频反向模块包括第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第三电容、第四电容以及电阻；所述第十九晶体管的栅极连接所述第四时钟信号端，第一极连接所述第三电压端，第二极与所述第二十晶体管的第一极相连接；所述第二十晶体管的栅极连接所述第二十晶体管的栅极和所述多脉冲输出模块，第二极连接所述第二电压端；所述第二十一晶体管的第一极连接所述第三电压端，第二极与第二十四晶体管的栅极相连接；所述第二十二晶体管的栅极连接所述第十九晶体管的第二极，第一极与所述第二十四晶体管的栅极相连接，第二极与所述第一电压端相连接；所述第二十三晶体管的栅极连接所述第十九晶体管的第二极，第一极连接所述第三电压端，第二极连接所述驱动信号输出端；所述第二十四晶体管的第一极连接所述驱动信号输出端，第二极与所述第二电压端相连接；所述第三电容的一端连接所述第二十三晶体管的栅极，另一端连接所述第二十三晶体管的第二极；所述电阻的一端连接所述驱动信号输出端，另一端与所述第四电容的一端相连接，所述第四电容的另一端与所述接地端相连接。
[0025]优选的，该移位寄存器单元还包括与脉冲宽度可调制模块相连接的反向模块；所述反向模块还连接第三时钟信号端、所述第一电压端、所述第二电压端、所述第三电压端、第四电压端、第五电压端、接地端以及驱动信号输出端，用于在所述第三时钟信号端、所述第一电压端、所述第二电压端、所述第三电压端、所述第四电压端、所述第五电压端、所述接地端以及所述脉冲宽度可调制模块输入的宽度可调制单脉冲信号的控制下，向所述驱动信号输出端输出反向单脉冲信号；其中，所述反向单脉冲信号的宽度与所述宽度可调制单脉冲信号的宽度相匹配，所述反向单脉冲信号的幅值与所述第五电压端的信号相匹配。
[0026]优选的，所述反向模块包括:第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管、第三电容、第四