一输出端连接、第二输入端与所述电位保持模块的第二输出端连接、第三输入端与所述第一信号端连接、第四输入端与所述第一时钟信号端连接、第五输入端与所述第二信号端连接；所述第三输出模块基于所述电位保持模块输出的第一信号和第二信号以及所述第四输入端输入的第一时钟信号，将所述第三输入端输入的第一信号或所述第五输入端输入的第二信号传输至输出端。2.根据权利要求1所述的移位寄存器，其特征在于，所述电位保持模块包括第一开关至第七开关； 第一开关的第一端与第一信号端连接、控制端与电位保持模块的第二输出端连接、第二端与电位保持模块的第一输出端连接； 第二开关的第一端与第一信号端连接、第二端与第七开关的第二端连接、控制端与电位保持模块的第二输出端连接； 第三开关的第一端与第一信号端连接、控制端与电位保持模块的第一输出端连接、第二端与第四开关的第二端连接； 第四开关的控制端与置位信号端连接、第一端与第二信号端连接、第二端与电位保持模块的第二输出端连接； 第五开关的控制端与复位信号端连接、第一端与第二信号端连接、第二端与电位保持模块的第一输出端连接； 第六开关的第一端与第二信号端连接、第二端与电位保持模块的第一输出端连接、控制端与第七开关的第二端连接； 第七开关的第一端与第二信号端连接、控制端与电位保持模块的第一输出端连接。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一输出模块包括第八开关、第九开关、第十开关和第一电容； 所述第八开关的第一端与所述电位保持模块的第二输出端连接、控制端与所述第二信号端连接、第二端与所述第十开关的控制端连接； 所述第十开关的第一端与所述第一时钟信号端连接、第二端与所述第九开关的第二端连接； 所述第九开关的控制端与电位保持模块的第一输出端连接、第一端与所述第一信号端连接； 所述第一电容的第一端与所述第十开关的控制端连接、第二端与所述第十开关的第二端连接； 所述第一输出模块的第一扫描输出端与所述第九开关的第二端和所述第十开关的第二端连接。4.根据权利要求3所述的移位寄存器，其特征在于，所述第二输出模块包括第十一开关、第十二开关、第十三开关和第二电容； 所述第十一开关的第一端与所述电位保持模块的第二输出端连接、控制端与所述第二信号端连接、第二端与所述第十三开关的控制端连接； 所述第十二开关的控制端与所述电位保持模块的第一输出端连接、第一端与所述第一信号端连接、第二端与所述第十三开关的第二端连接； 所述第十三开关的第一端与所述第二时钟信号端连接； 所述第二电容的第一端与所述第十三开关的控制端连接、第二端与所述第十三开关的第二端连接； 所述第二输出模块的第二扫描输出端与所述第十二开关的第二端和所述第十三开关的第二端连接。5.根据权利要求4所述的移位寄存器，其特征在于，所述第三输出模块包括第十四开关、第十五开关、第十六开关、第十七开关、第三电容和第四电容； 所述第十四开关的控制端与第一端连接、第一端与所述电位保持模块的第一输出端连接、第二端与所述第十六开关的控制端连接； 所述第四电容的第一端与所述第十四开关的控制端连接、所述第四电容的第二端与所述第一时钟信号端连接； 所述第十五开关的第一端与所述第一信号端连接、控制端与所述电位保持模块的第二输出端连接、第二端与所述第十六开关的第二端连接； 所述第十六开关的第一端与所述第二信号端连接； 所述第十七开关的控制端与所述电位保持模块的第二输出端连接、第一端与所述第一信号端连接、第二端与所述第十六开关的控制端连接； 所述第三电容的第一端与所述第十六开关的控制端连接、第二端与所述第十六开关的第二端连接； 所述第三输出模块的输出端与所述第十五开关的第二端和所述第十六开关的第二端连接。6.根据权利要求5所述的移位寄存器，其特征在于，所述第一开关至第十七开关为PMOS晶体管，所述第一端为所述PM0S晶体管的源极，所述第二端为所述PM0S晶体管的漏极，所述控制端为所述PM0S晶体管的栅极。7.一种移位寄存器的驱动方法，其特征在于，应用于权利要求1?6任一项所述的移位寄存器，所述驱动方法包括: 第一时刻，向置位信号端输入第一电平的置位信号、向复位信号端输入第二电平的复位信号、向第一信号端输入第二电平的第一信号、向第二信号端输入第一电平的第二信号、向第一时钟信号端输入第二电平的第一时钟信号、向第二时钟信号端输入第二电平的第二时钟信号，控制第一输出模块输出所述第二电平的第一时钟信号、第二输出模块输出所述第二电平的第二时钟信号、第三输出模块输出所述第二电平的第一信号； 第二时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第一电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第一电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号； 第三时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第一电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第一电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号； 第四时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第二电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一时钟信号、所述第二输出模块输出所述第二电平的第二时钟信号、所述第三输出模块输出所述第二电平的第一信号； 第五时刻，向所述置位信号端输入第二电平的置位信号、向所述复位信号端输入第一电平的复位信号、向所述第一信号端输入第二电平的第一信号、向所述第二信号端输入第一电平的第二信号、向所述第一时钟信号端输入第二电平的第一时钟信号、向所述第二时钟信号端输入第二电平的第二时钟信号，控制所述第一输出模块输出所述第二电平的第一信号、所述第二输出模块输出所述第二电平的第一信号、所述第三输出模块输出所述第一电平的第二信号。8.根据权利要求7所述的方法，其特征在于，所述第一输出模块、第二输出模块和第三输出模块中的开关为PM0S管，所述第一电平小于所述第二电平。9.一种栅极驱动电路，其特征在于，包括第一时钟信号线至第四时钟信号线、置位信号线和N个级联的移位寄存器，其中，N为大于2的正整数，所述移位寄存器为权利要求1-6任一项所述的移位寄存器。10.根据权利要求9所述的驱动电路，其特征在于，所述N个级联的移位寄存器包括第I级移位寄存器到第N级移位寄存器； 所述第I级移位寄存器、第3级移位寄存器、第5级移位寄存器到第K级移位寄存器的第一时钟信号端与所述第一时钟信号线连接、第二时钟信号端与所述第二时钟信号线连接，其中，K为小于N的奇数； 所述第2级移位寄存器、第4级移位寄存器、第6级移位寄存器到第L级移位寄存器的第一时钟信号端与所述第三时钟信号线连接、第二时钟信号端与所述第四时钟信号线连接，其中，L为小于N的偶数； 所述第I级移位寄存器?第K级移位寄存器的最后一级移位寄存器的复位信号端与所述第三时钟信号线连接，所述第2级移位寄存器?第L级移位寄存器的最后一级移位寄存器的复位信号端与所述第一时钟信号线连接，其他任一移位寄存器的复位信号端与下一级移位寄存器的第二输出模块的输出端连接； 所述第I级移位寄存器的置位信号端与所述置位信号线连接，其他任一移位寄存器的置位信号端与上一级移位寄存器的第二输出模块的输出端连接。11.一种阵列基板，其特征在于，包括多条栅极线、与所述栅极线绝缘相交的多条数据线、由所述栅极线和所述数据线围合而成的像素单元和设置在所述阵列基板至少一侧的如权利要求9?10任一项所述的栅极驱动电路。12.根据权利要求11所述的阵列基板，其特征在于，所述像素单元中的像素电路的第一扫描信号端输入对应的所述移位寄存器的第一输出模块输出的信号、第二扫描信号端输入对应的所述移位寄存器的第二输出模块输出的信号、开关信号端输入对应的所述移位寄存器的第三输出模块输出的信号。13.根据权利要求12所述的阵列基板，其特征在于，所述像素电路包括第一晶体管?第六晶体管、电容和发光二极管； 所述第一晶体管的第一端与第一电压端连接、控制端与所述开关信号端连接、第二端与所述第三晶体管的第一端连接； 所述第二晶体管的第一端与数据信号端连接、控制端与所述第二扫描信号端连接、第二端与所述第三晶体管的第一端连接； 所述第三晶体管的控制端与所述第五晶体管的第二端连接、第二端与所述第六晶体管的第一端连接； 所述第四晶体管的第一端与所述第三晶体管的控制端连接、第二端与所述第三晶体管的第二端连接、控制端与第二晶体管的控制端连接； 所述第五晶体管的第一端与基准信号端连接、控制端与所述第一扫描信号端连接；所述第六晶体管的控制端与所述开关信号端连接、第二端与所述发光二极管的正极连接、第一端与第三晶体管的第二端连接； 所述发光二极管的负极与第二电压端连接； 所述电容的一端与所述第一晶体管的第一端连接、另一端与所述第三晶体管的控制端连接。14.一种显示装置，其特征在于，包括权利要求11?13任一项所述的阵列基板。
【专利摘要】本发明提供了一种移位寄存器及其驱动方法、栅极驱动电路及相关器件，包括电位保持模块、第一输出模块、第二输出模块和第三输出模块；电位保持模块将第一信号传输至第一输出端、将第二信号传输至第二输出端，或将第二信号传输至第一输出端、将第一信号传输至第二输出端；第一输出模块将第三输入端输入的第一信号或第一时钟信号传输至第一扫描输出端；第二输出模块将第三输入端输入的第一信号或第二时钟信号传输至第二扫描输出端；第三输出模块将第三输入端输入的第一信号或第五输入端输入的第二信号传输至输出端，不仅解决了三个独立的电路不易控制的问题，而且本发明中的移位寄存器电路的结构较简单，可以使得AMOLED显示面板的边框更窄。
【IPC分类】G09G3/3233, G11C19/28
【公开号】CN105243995
【申请号】CN201510833632
【发明人】孙阔, 邹文晖, 孙伯彰, 钱栋, 赵本刚
【申请人】上海天马有机发光显示技术有限公司, 天马微电子股份有限公司
【公开日】2016年1月13日
【申请日】2015年11月25日