能够低速驱动的显示装置及其驱动方法
【专利摘要】公开了一种能够低速驱动的显示装置及其驱动方法，该显示装置包括：显示面板，所述显示面板具有多个像素和分别连接至所述像素的多条信号线；以及面板驱动电路，所述面板驱动电路驱动所述信号线。该显示装置还包括时序控制器，所述时序控制器从主机系统接收第一面板自刷新PSR信号和输入图像数据，基于所述第一PSR信号感测所述输入图像数据是否具有预设视频格式，并且如果感测到所述输入图像数据具有所述预设视频格式，则控制所述面板驱动电路以便在第一组帧中以第一帧频执行所述信号线的正常驱动且在第二组帧中以低于所述第一帧频的第二帧频执行所述信号线的隔行低速驱动，从而显示所述输入图像数据。
【专利说明】
能够低速驱动的显示装置及其驱动方法
技术领域
[0001]本发明涉及显示装置，且更具体地，涉及能够低速驱动的显示装置及其驱动方法。
【背景技术】
[0002]显示装置被用于诸如便携式信息装置、办公用具、计算机和电视的各种显示器产品。已知PSR(面板自刷新)技术来减小显示装置中的功耗。提议PSR来提高系统省电性能。使用结合到显示模块中的帧存储器来最小化功耗。当PSR特征被激活时，系统将静态图像数据存储在显示模块的帧存储器中。切断系统的工作电力，直到输入新的静态图像数据。在断电的情况下，重复显示存储在帧存储器中的数据。如此，功耗减小，而用户却并没有认识到。
[0003]最初针对静态图像提出PSR技术，但近来已在试图扩展这种技术向运动视频图像的应用。这些尝试的示例是基于PSR的24FPS(帧/秒)图像显示技术。
[0004]对于视频图像，FPS(帧/秒)表示在I秒内从主机系统发送到显示模块的图像数据的量。FPS与帧频率相区别，该帧频率是显示模块上的画面刷新的速率。FPS和帧频率可以不同。例如，如图1所示，由24个不同帧组成的24FPS视频可以在以60Hz帧频运行的显示模块上显示。在这种情况下，以第一FPS图像在第一帧至第三帧中被重复并且第二FPS图像在第四帧和第五帧中被重复这样的方式通过60帧显示24FPS图像。在60帧中的36帧中，切断系统的工作电力，不包括24FPS图像被分别发送到显示模块的24帧。
[0005]PSR技术可以用通过隔行驱动实现的低速驱动技术来进行工作。隔行低速驱动可以通过将图像数据的刷新周期增加至至少两帧来将输出帧频减小至输入帧频的一半或更小。图2示出了在奇数帧中驱动一些选通线(例如，G1、G2、G5和G6)(图2的奇数扫描)并且在偶数帧中驱动其它选通线(例如，G3、G4、G7和G8)(图2的偶数扫描)的隔行低速驱动的示例。结果，在该示例中，与60Hz输入帧频同步输入的图像数据以30Hz的输出帧频来显示。
[0006]然而，在针对与PSR同步的视频图像执行隔行低速驱动的情况下，由数据不一致造成的显示失真可能会导致写入与前一帧的图像数据不同的图像数据的特定帧。例如，如果如图2所示，要被写入第三帧中的图像数据A不同于要被写入第四帧中的图像数据B，则部分由图像数据A和部分由图像数据B组成的显示图像在第四帧中变得失真。
[0007]由于该显示失真，现有技术的装置不能针对与PSR同步的视频图像数据实现隔行低频驱动。替代地，这些装置仅实现如图1所示的正常驱动(以60Hz输出帧频，这与输入帧频相同)。结果，现有技术中针对降低功耗存在限制。
【发明内容】
[0008]因此，本发明涉及基本上消除了由于现有技术的限制和缺陷导致的一个或更多个问题的能够低速驱动的显示装置及其驱动方法。
[0009]本发明的目的在于提供一种通过对与PSR同步的视频数据使用正常驱动和隔行低速驱动两者来防止或减轻显示失真并且降低功耗的显示装置。
[0010]本发明的附加特征和优势将在随后的描述中阐述，且部分根据该描述将是显而易见的，或者可以通过本发明的实践而习得。将通过在所撰写的说明书及其权利要求书以及附图中具体指出的结构来实现和获得本发明的目的和其它优势。
[0011]为了实现这些和其它优势并且根据本发明的目的，如所具体实现和广泛描述的，一种显示装置包括:显示面板，所述显示面板具有多个像素和分别连接至所述像素的多条信号线;面板驱动电路，所述面板驱动电路被配置为驱动所述信号线；以及时序控制器，所述时序控制器被配置为从主机系统接收第一面板自刷新(PSR)信号和输入图像数据，基于所述第一 PSR信号感测所述输入图像数据是否具有预设视频格式，并且如果感测到所述输入图像数据具有所述预设视频格式，则控制所述面板驱动电路以便在第一组帧中以第一帧频执行所述信号线的正常驱动且在第二组帧中以第二帧频执行所述信号线的隔行低速驱动，从而显示所述输入图像数据，其中，所述第二帧频低于所述第一帧频。
[0012]在另一方面，公开了一种驱动显示装置的方法，所述显示装置包括具有多个像素和分别连接至所述像素的多条信号线的显示面板和被配置为驱动所述信号线的面板驱动电路。该方法包括以下步骤:从主机系统接收第一面板自刷新(PSR)信号和输入图像数据；基于所述第一PSR信号感测所述输入图像数据是否具有预设视频格式；以及如果感测到所述输入图像数据具有所述预设视频格式，则控制所述面板驱动电路以便在第一组帧中以第一帧频执行所述信号线的正常驱动并且在第二组帧中以第二帧频执行所述信号线的隔行低速驱动，从而显示所述输入图像数据，其中，所述第二帧频低于所述第一帧频。
[0013]要理解的是，以上总体描述和以下详细描述两者均是示例性和说明性的，并且旨在提供对要求保护的本发明的进一步解释。
【附图说明】
[0014]附图被包括以提供对本发明的进一步理解并且被结合到本说明书中并构成本说明书的一部分，附图示出了本发明的示例实施方式，并且与本描述一起用于解释本发明的原理。在附图中:
[0015]图1是示出根据现有技术的在以60Hz帧频运行的显示模块上显示24FPS视频的驱动示例的视图；
[0016]图2是示出根据现有技术的当通过隔行低速驱动来显示与PSR同步的视频数据时出现的显示失真的示例的视图；
[0017]图3是示出根据本发明的示例实施方式的能够低速驱动的显示装置的框图；
[0018]图4示出了图3的时序控制器的示例性内部配置；
[0019]图5和图6示出了根据本发明的示例实施方式的针对与PSR同步的24FPS视频来结合正常驱动和隔行低速驱动的构思；
[0020]图7是示出60Hz下的正常驱动的示例的视图；
[0021]图8是示出30Hz下的隔行低速驱动的示例的视图；
[0022]图9是示出可以如何通过应用本发明的示例实施方式来防止显示失真的视图；以及
[0023]图1OA至图1OE示出了针对与PSR同步的FPS视频来结合正常驱动和隔行低速驱动的各种示例。
【具体实施方式】
[0024]现在，将详细参照本发明的实施方式，在附图中示出了这些实施方式的示例。将参照图3至图9以及图1OA至图1OE来描述本发明的示例实施方式。
[0025]图3是示出根据本发明的示例实施方式的显示装置的框图。图4示出了图3的时序控制器的示例性内部配置。
[0026]如图3所示，根据本发明的显示装置可以被实现为诸如液晶显示器(LCD)、场发射显示器(FED)、等离子体显示面板(PDP)、有机发光显示器(OLED)或电泳显示器(EH))的平板显示器。尽管将针对作为平板显示器的示例的液晶显示器来描述以下的示例实施方式，但要注意的是，根据本发明的显示装置不限于液晶显示器并且可以被实现为其它类型的平板显示器。
[0027]根据本发明的示例实施方式的显示装置可以包括显示面板10、时序控制器11、源驱动器12、选通驱动器13和主机系统14。源驱动器12和选通驱动器13构成面板驱动电路。
[0028]显示面板10可以包括形成在两个基板之间的液晶层。这些基板可以由玻璃或已知用于显示基板中的其它材料构成。像素阵列可以被形成在显示面板10的下基板上。像素阵列可以包括形成在数据线15与选通线16的交叉处的液晶单元Clc(像素)、与像素的像素电极I连接的薄膜晶体管(TFT)、面向像素电极I的公共电极2和存储电容器Cst。各个液晶单元Clc可以连接到TFT并且由像素电极I与公共电极2之间的电场来驱动。黑底、红色(R)滤色器、绿色(G)滤色器和蓝色(B)滤色器以及其它层可以被形成在显示面板10的上基板上。偏振器可以分别被附接到显示面板10的上基板和下基板，并且可以在上基板和下基板上设置用于设置液晶的预倾角的取向膜。
[0029]公共电极2可以在实现垂直电场驱动模式(诸如扭曲向列(TN)模式或垂直取向(VA)模式)的装置中被形成在上基板上，并且在实现水平电场驱动模式(诸如面内切换(IPS)模式或边缘场开关(FFS)模式)的装置中与像素电极I 一起被形成在下基板上。
[0030]可以用任何众所周知的液晶驱动模式(诸如TN(扭曲向列)模式、VA(垂直取向)模式、IPS (面内切换)模式和FFS (边缘场开关)模式)来实现根据本发明的示例实施方式的显示面板10。另外，根据本发明的示例实施方式的液晶显示器可以被实现为任何形式的液晶显示装置，包括透射型液晶显示器、半透射型液晶显示器和反射型液晶显示器。透射型液晶显示器和半透射型液晶显示器需要背光单元。背光单元可以被实现为直下型背光单元或边缘型背光单元。
[0031]时序控制器11可以通过LVDS(低电压差分信令)接口从主机系统14接收输入图像的数字视频数据RGB，并且通过微型LVDS接口将该输入图像的数字视频数据RGB供应到源驱动器12。时序控制器11可以根据像素阵列的布局和配置来排列从主机系统14输入的数字视频数据RGB，并且随后将该数字视频数据供应到源驱动器12。
[0032]时序控制器11还可以从主机系统14接收诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和点时钟CLK的时序信号，并且生成用于控制源驱动器12和选通驱动器13的操作时序的控制信号。这些控制信号可以包括用于控制选通驱动器13的操作时序的选通时序控制信号GDC和用于控制源驱动器12的操作时序的源时序控制信号DDC。
[0033]选通时序控制信号⑶C可以包括诸如选通起始脉冲GSP、选通移位时钟GSC和选通输出使能信号GOE的信号。选通起始脉冲GSP可以被施加到生成第一扫描脉冲的选通驱动集成电路(1C)，并且可以控制该选通驱动1C，使得它生成第一扫描脉冲。选通移位时钟GSC是可以被输入至各个选通驱动IC并且将选通起始脉冲GSP移位的时钟信号。选通输出使能信号GOE控制来自选通驱动IC的输出。
[0034]源时序控制信号可以包括诸如源起始脉冲SSP、源采样时钟SSC、极性控制信号POL和源输出使能信号SOE的信号。源起始脉冲SSP控制源驱动器12的数据采样起始时序。源采样时钟SSC是基于其上升沿或下降沿控制源驱动器12中的数据的采样时序的时钟信号。极性控制信号POL控制从源驱动器12的输出信道顺序输出的数据电压的极性。源输出使能信号SOE控制源驱动器12的输出时序。
[0035]时序控制器11可以基于从主机系统14施加的第一面板自刷新信号(下文中，第_PSR信号)PSR来感测预设视频输入格式。如果感测到预设视频格式，则时序控制器11可以在用于显示输入视频图像的一些帧(例如，第一组帧)中以用于正常驱动的第一帧频(例如，60Hz)以及在用于显示输入视频图像的其它帧(例如，与第一组不同的第二组帧)中以用于隔行低速驱动的低于第一帧频的第二帧频(例如，30Hz)来控制源驱动器12和选通驱动器13的操作。如以下更详细地描述的，在一些情况下，时序控制器11可以控制源驱动器12和选通驱动器13以在其它帧(例如，与第一组和第二组不同的第三组帧)中停止驱动数据线和选通线。如果未感测到预设视频格式，则时序控制器11可以按照用于正常驱动而不执行隔行低速驱动的第一帧频(例如，60Hz)来控制源驱动器12和选通驱动器13的操作。
[0036]为此，如图4所示，时序控制器11可以包括FPS感测电路22、数据接收电路24、PSR调制电路26、控制信号生成电路28、数据输出电路30和帧存储器32。
[0037]FPS感测电路22分析来自主机系统14的第一 PSR信号PSR并且感测是否从主机系统14输入预设视频格式。该预设视频格式可以包括例如图1OA中示出的48FPS图像数据、图1OB中示出的72FPS图像数据、图1OC中示出的96FPS图像数据、图1OD中示出的120FPS图像数据或图1OE中示出的144FPS图像数据。本发明的实施方式不限于这些具体的FPS图像数据并且可以结合具有不同FPS的图像数据。第一 PSR信号PSR可以被生成为具有特定周期的脉冲波形，并且其形状可以根据预设的FPS图像数据的格式来变化，如图1OA至图1OE所示。第一 PSR信号PSR的低逻辑时段(图5中的“L”)可以指示从主机系统14输入FPS图像数据的时段，并且第一 PSR信号PSR的高逻辑时段(图5中的“H”)可以指示主机系统14的工作电力被切断的时段。FPS感测电路22可以包括任何已知的数字计数器，以便对第一 PSR信号PSR的逻辑电平的变化次数进行计数并且将计数值与预设基准值进行比较，以感测是否输入预设FPS图像数据格式。如果FPS感测电路22感测到未输入预设数据格式，则执行正常驱动。如果FPS感测电路22感测到输入了预设数据格式，则可以执行正常驱动和隔行低速驱动的结合，如以下更详细地描述的。
[0038]数据接收器24可以在第一PSR信号PSR的低逻辑时段(图5中的“L”)期间将从主机系统14输入的FPS图像数据供应到数据输出电路30和帧存储器32。
[0039]PSR调制电路26对第一PSR信号PSR进行调制，以生成第二PSR信号mPSR。第二PSR信号mPSR可以被生成为具有特定周期的脉冲波形，并且其形状可以根据预设的FPS图像的类型来变化，如图1OA至图1OE所示。第二 PSR信号mPSR的低逻辑时段指示根据正常驱动(例如，以图5中的60Hz)显示FPS图像的时段，并且第二 PSR信号mPSR的高逻辑时段指示根据隔行低速驱动(例如，以图5中的30Hz)显示FPS图像的时段。
[0040]控制信号生成电路28可以基于第二PSR信号mPSR来选择用于正常驱动模式的第一驱动模式或者用于隔行低速驱动模式的第二驱动模式。另外，控制信号生成电路28可以根据所选择的驱动模式来生成时序控制信号GDC和DDC。
[0041]在隔行低速驱动模式下，控制信号生成电路28可以通过控制选通驱动器13的操作来缩短针对选通线的扫描时段(例如，图8中的Pl)，并且通过在跳过时段(例如，图8中的P2)期间控制源驱动器12的操作来切断数据输出，该跳过时段是在给定帧内的扫描时段(例如，图8中的Pl)之外的时段。另外，在隔行低速驱动模式下，控制信号生成电路28可以在对应帧的跳过时段(例如，图8中的P2)期间通过切断施加到源驱动器12的输出缓冲器的工作电力来消除流过源驱动器12的输出缓冲器的静态电流，从而显著降低源驱动器12中的功耗。
[0042]帧存储器32可以响应于第一PSR信号PSR在第一 PSR信号PSR的低逻辑时段(图5中的“L”)期间存储FPS图像数据，并且在第一 PSR信号PSR的高逻辑时段(图5中的“H”)期间将该FPS图像数据施加到数据输出电路30。数据输出电路30基于第二 PSR信号mPSR根据正常驱动模式或隔行低速驱动模式来排列FPS图像数据，并且随后将所排列的FPS图像数据输出到源驱动器12。
[0043]源驱动器12可以包括诸如移位寄存器、锁存阵列、数模转换器和输出电路的部件。源驱动器12可以基于一个或更多个源时序控制信号DDC来执行正常驱动或隔行低速驱动。
[0044]源驱动器12可以锁存来自时序控制器11的输入图像的数字视频数据RGB并且将锁存的数据转换成模拟正/负伽马补偿电压。源驱动器12随后可以将极性以预定周期被反转的数据电压通过多个输出信道供应到数据线15。源驱动器12的输出电路可以包括多个缓冲器。这些缓冲器连接到输出信道，并且这些输出信道可以以一对一为基础连接到数据线15。
[0045]选通驱动器13可以基于一个或更多个选通时序控制信号⑶C来执行选通线16的正常驱动或隔行低速驱动。选通驱动器13可以通过移位寄存器来生成扫描脉冲，并且将该扫描脉冲供应到选通线16。根据面内选通驱动器(GIP)格式，选通驱动器13的移位寄存器可以直接被形成在下基板上。
[0046]图5和图6示出了根据本发明的示例实施方式的针对与PSR同步的24FPS视频的正常驱动和隔行低速驱动的结合的构思示例。图7示出了根据用于60Hz下的正常驱动的行顺序方法提供的示例性扫描脉冲。图8示出了用于为30Hz下的隔行低速驱动提供扫描脉冲的示例性时序。图9示出了通过本发明的示例实施方式而变得可行的显示失真的防止和所获得的显示质量的提高。
[0047]如图5和图6所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据和第二图像数据(即，第一FPS和第二FPS)的24FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以在第一帧IF中以60Hz执行数据线15和选通线16的正常驱动(例如，如图7所示)以将第一图像数据(第一FPS)施加到显示面板
10。随后，在第二帧2F中，源驱动器12和选通驱动器13可以以30Hz执行隔行低速驱动(例如，如图8所示)以将第一图像数据的一部分(S卩，与写入至G1、G2、G5和G6的扫描脉冲同步的第一FPS数据的一部分)施加到显示面板10。在第三帧3F中，源驱动器12和选通驱动器13可以以30Hz执行隔行低速驱动(例如，如图8所示)以将第一图像数据的剩余部分(S卩，与写入至G3、G4、G7和G8的扫描脉冲同步的第一 FPS的部分)施加到显示面板10。在第四帧4F和第五帧5F中，源驱动器12和选通驱动器13可以以60Hz执行正常驱动(例如，如图7所示)以将第二图像数据(即，第二FPS)重复地施加到显示面板1。
[0048]在第二帧F2、第三帧F3和第五帧F5中施加到显示面板10的数据可以是根据PSR操作从时序控制器11的帧存储器32读出的数据。可以在第二帧F2、第三帧F3和第五帧F5中切断到主机系统14的电力，从而降低功耗。在第二帧F2和第三帧F3中使用隔行低速驱动(在该示例中，以30Hz)可以显著降低源驱动器12中的功耗。尽管在该示例中在第四帧F4中施加与之前第三帧F3中的图像数据不同的图像数据，但可以通过第四帧F4中的正常驱动(在该示例中，以60Hz)来防止由数据不一致造成的显示失真。可以在第五帧F5内使用30Hz下的隔行低速驱动，如例如在第二帧F2中使用。然而，在这种情况下，在一些像素中可能会出现DC余像。因此，在该示例中，以60Hz正常驱动可能更适于第五帧F5。
[0049]因此，本发明的示例实施方式可以通过针对与PSR同步的视频数据使用正常驱动和隔行低速驱动两者，如图9所示，防止或减轻显示失真并且显著降低功耗。
[0050]图1OA至图1OE示出了针对与PSR同步的视频数据的正常驱动和隔行低速驱动的结合的各种构思示例。在图1OA至图1OE中，“PSR”是从主机系统施加到时序控制器的第一PSR信号，并且“mPSR”是在时序控制器内生成的第二 PSR信号。
[0051]如图1OA所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据A和第二图像数据B的48FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以执行:在第一帧IF内以48Hz正常驱动以将第一图像数据A施加到显示面板10;在第二帧2F内以24Hz隔行低速驱动以将第一图像数据A的与写入至图8的Gl、G2、G5和G6的扫描脉冲同步的部分施加到显示面板;在第三帧3F内以48Hz正常驱动以将第二图像数据B施加到显示面板10;以及在第四帧F4内以24Hz隔行低速驱动以将第二图像数据B的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分施加到显示面板10。
[0052]如图1OB所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据A和第二图像数据B的72FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以执行:在第一帧IF内以72Hz正常驱动以将第一图像数据A施加到显示面板10;在第二帧2F内以36Hz隔行低速驱动以将第一图像数据A的与写入至图8的Gl、G2、G5和G6的扫描脉冲同步的部分施加到显示面板10;在第三帧3F内以36Hz隔行低速驱动以将第一数据A的剩余部分(S卩，第一图像数据A的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)施加到显示面板10;在第四帧4F内以72Hz正常驱动以将第二图像数据B施加到显示面板10;在第五帧5F内以36Hz隔行低速驱动以将第二图像数据B的与写入至图8的Gl、G2、G5和G6的扫描脉冲同步的部分施加到显示面板；以及在第六帧6F内以36Hz隔行低速驱动以将第二数据B的剩余部分(S卩，第二图像数据B的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)施加到显示面板10。
[0053]如图1OC所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据A和第二图像数据B的96FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以:在第一帧IF内以96Hz执行正常驱动以将第一图像数据A施加到显示面板10;在第二帧2F内以48Hz执行隔行低速驱动以将第一图像数据A的与写入至图8的Gl、G2、G5和G6的扫描脉冲同步的部分施加到显示面板10;在第三帧3F内以48Hz执行隔行低速驱动以将第一图像数据A的剩余部分(S卩，第一图像数据A的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)施加到显示面板10;在第四帧4F内停止驱动；在第五帧5F内以96Hz执行正常驱动以将第二图像数据B施加到显示面板10;在第六帧6F内以48Hz执行隔行低速驱动以将第二图像数据B的与写入至图8的G1、G2、G5和G6的扫描脉冲同步的部分施加到显示面板;在第七帧7F内以48Hz执行隔行低速驱动以将第二图像数据B的剩余部分(SP，第二图像数据B的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)施加到显示面板10;以及在第八帧8F内停止驱动。由于源驱动器12和选通驱动器13在第四帧4F和第八帧8F内停止驱动，所以该示例可以使得功耗更大的降低。
[0054]如图1OD所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据A和第二图像数据B的120FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以执行:在第一帧IF内以120Hz正常驱动以将第一图像数据A施加到显示面板10;在第二帧2F和第四帧4F中的每一个内以60Hz隔行低速驱动以将第一图像数据的与写入至图8的G1、G2、G5和G6的扫描脉冲同步的部分重复地施加到显示面板10;在第三帧3F和第五帧5F中的每一个内以60Hz隔行低速驱动以将第一图像数据A的剩余部分(即，第一图像数据A的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)重复地施加到显示面板10;在第六帧6F内以120Hz正常驱动以将第二图像数据B施加到显示面板10;在第七帧7F和第九帧9F中的每一个内以60Hz隔行低速驱动以将第二图像数据的与写入至图8的Gl、G2、G5和G6的扫描脉冲同步的部分重复地施加到显示面板10;以及在第八帧8F和第十帧1F中的每一个内以60Hz隔行低速驱动以将第二图像数据B的剩余部分(S卩，第二图像数据B的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)重复地施加到显示面板10。
[0055]如图1OE所示，与PSR同步的视频数据可以被设置为包括彼此不同的第一图像数据A和第二图像数据B的144FPS(帧/秒)图像数据。在该示例中，在时序控制器11的控制下，源驱动器12和选通驱动器13可以:在第一帧IF内以144Hz执行正常驱动以将第一图像数据A施加到显示面板10;在第二帧2F和第四帧4F中的每一个内以72Hz执行隔行低速驱动以将第一图像数据的与写入至图8的G1、G2、G5和G6的扫描脉冲同步的部分重复地施加到显示面板10;在第三帧3F和第五帧5F中的每一个内以72Hz执行隔行低速驱动以将第一图像数据A的剩余部分(即，第一图像数据A的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)重复地施加到显示面板10;在第六帧6F内停止驱动;在第七帧7F内以144Hz执行正常驱动以将第二图像数据B施加到显示面板10;在第八帧8F和第十帧1F中的每一个内以72Hz执行隔行低速驱动以将第二图像数据的与写入至图8的G1、G2、G5和G6的扫描脉冲同步的部分重复地施加到显示面板10;在第九帧9F和第十一帧IlF中的每一个内以72Hz执行隔行低速驱动以将第二图像数据的剩余部分(即，第二图像数据B的与写入至图8的G3、G4、G7和G8的扫描脉冲同步的部分)重复地施加到显示面板10;以及在第十二帧12F内停止驱动。由于源驱动器12和选通驱动器13在第六帧6F和第十二帧12F内不执行驱动，所以该示例可以使得功耗更大的降低。
[0056]对于本领域技术人员而言，显而易见的将是，在不脱离本发明的精神或范围的情况下，可以对根据本发明的能够低速驱动的显示装置及其驱动方法进行各种修改和变型。因此，本发明旨在涵盖本发明的这些修改和变型，只要它们出自于所附权利要求书及其等同物的范围内。
【主权项】
1.一种显示装置，该显示装置包括: 显示面板，所述显示面板具有多个像素和分别连接至所述像素的多条信号线； 面板驱动电路，所述面板驱动电路被配置为驱动所述信号线；以及时序控制器，所述时序控制器被配置为从主机系统接收第一面板自刷新信号和输入图像数据，以基于所述第一面板自刷新信号感测所述输入图像数据是否具有预设视频格式，并且如果感测到所述输入图像数据具有所述预设视频格式，则控制所述面板驱动电路以便在第一组帧中以第一帧频执行所述信号线的正常驱动且在第二组帧中以第二帧频执行所述信号线的隔行低速驱动，从而显示所述输入图像数据， 其中，所述第二帧频低于所述第一帧频。2.根据权利要求1所述的显示装置，其中，所述时序控制器包括: FPS感测电路，所述FPS感测电路被配置为分析所述第一面板自刷新信号并且确定所述输入图像数据是否具有所述预设视频格式； PSR调制电路，所述PSR调制电路被配置为对所述第一面板自刷新信号进行调制，以生成第二面板自刷新信号；以及 控制信号生成电路，所述控制信号生成电路被配置为基于所述第二面板自刷新信号将对应于所述正常驱动或所述隔行低速驱动的时序控制信号输出到所述面板驱动电路。3.根据权利要求2所述的显示装置，其中，所述时序控制器还包括: 数据接收电路，所述数据接收电路被配置为从所述主机系统接收所述输入图像数据； 帧存储器，所述帧存储器被配置为存储来自所述数据接收电路的所述输入图像数据并且基于所述第一面板自刷新信号输出所存储的输入图像数据；以及 数据输出电路，所述数据输出电路被配置为基于所述第二面板自刷新信号来根据所述正常驱动或所述隔行低速驱动将来自所述数据接收电路的所述输入图像数据或来自所述帧存储器的所存储的输入图像数据输出到所述面板驱动电路。4.根据权利要求2所述的显示装置，其中，所述信号线包括分别连接至所述像素的多条选通线和多条数据线， 其中，所述面板驱动电路包括用于将扫描脉冲提供到所述选通线的选通驱动器和用于将数据输出到所述数据线的源驱动器，并且 其中，针对在所述第二组帧期间的所述隔行低速驱动，所述控制信号生成电路控制所述选通驱动器以在所述第二组帧中的每个帧内的扫描时段期间扫描一些所述选通线，并且控制所述源驱动器以在所述第二组帧中的每个帧内的所述扫描时段之外的跳过时段期间切断到所述数据线的数据输出。5.根据权利要求4所述的显示装置，其中，所述源驱动器包括用于将所述数据输出到所述数据线的输出缓冲器，并且 其中，在所述跳过时段期间切断到所述输出缓冲器的工作电力。6.根据权利要求1所述的显示装置，其中，所述时序控制器被进一步配置为控制所述面板驱动电路以在第三组帧中停止驱动所述信号线。7.根据权利要求1所述的显示装置，其中，所述预设视频格式是24η帧每秒FPS的图像数据格式，其中，η是整数。8.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的24FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以60Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧内以30Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分施加到所述显示面板，在第三帧内以30Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的剩余部分施加到所述显示面板，并且在第四帧和第五帧中的每一个内以60Hz执行所述信号线的所述正常驱动以将所述第二图像数据重复地施加到所述显示面板。9.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的24FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以48Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧内以24Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分施加到所述显示面板，在第三帧内以48Hz执行所述信号线的所述正常驱动以将所述第二图像数据施加到所述显示面板，并且在第四帧内以24Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的一部分施加到所述显示面板。10.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的72FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以72Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧内以36Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分施加到所述显示面板，在第三帧内以36Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的剩余部分施加到所述显示面板，在第四帧内以72Hz执行所述正常驱动以将所述第二图像数据施加到所述显示面板，在第五帧内以36Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的一部分施加到所述显示面板，并且在第六帧内以36Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的剩余部分施加到所述显示面板。11.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的96FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以96Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧内以48Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分施加到所述显示面板，在第三帧内以48Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的剩余部分施加到所述显示面板，在第四帧内停止所述信号线的驱动，在第五帧内以96Hz执行所述信号线的所述正常驱动以将所述第二图像数据施加到所述显示面板，在第六帧内以48Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的一部分施加到所述显示面板，在第七帧内以48Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的剩余部分施加到所述显示面板，并且在第八帧内停止所述信号线的驱动。12.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的120FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以120Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧和第四帧中的每一个内以60Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分重复地施加到所述显示面板，在第三帧和第五帧中的每一个内以60Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的剩余部分重复地施加到所述显示面板，在第六帧内以120Hz执行所述信号线的所述正常驱动以将所述第二图像数据施加到所述显示面板，在第七帧和第九帧中的每一个内以60Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的一部分重复地施加到所述显示面板，并且在第八帧和第十帧中的每一个内以60Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的剩余部分重复地施加到所述显示面板。13.根据权利要求7所述的显示装置，其中，所述预设视频格式是包括彼此不同的第一图像数据和第二图像数据的144FPS图像数据，并且 其中，所述时序控制器被配置为控制所述面板驱动电路，以便在第一帧内以144Hz执行所述信号线的所述正常驱动以将所述第一图像数据施加到所述显示面板，在第二帧和第四帧中的每一个内以72Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的一部分重复地施加到所述显示面板，在第三帧和第五帧中的每一个内以72Hz执行所述信号线的所述隔行低速驱动以将所述第一图像数据的剩余部分重复地施加到所述显示面板，在第六帧内停止所述信号线的驱动，在第七帧内以144Hz执行所述信号线的所述正常驱动以将所述第二图像数据施加到所述显示面板，在第八帧和第十帧中的每一个内以72Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的一部分重复地施加到所述显示面板，在第九帧和第十一帧中的每一个内以72Hz执行所述信号线的所述隔行低速驱动以将所述第二图像数据的剩余部分重复地施加到所述显示面板，并且在第十二帧内停止所述信号线的驱动。14.一种驱动显示装置的方法，所述显示装置包括显示面板和面板驱动电路，该显示面板具有多个像素和分别连接至所述像素的多条信号线，该面板驱动电路被配置为驱动所述信号线，该方法包括以下步骤: 从主机系统接收第一面板自刷新信号和输入图像数据； 基于所述第一面板自刷新信号感测所述输入图像数据是否具有预设视频格式；以及 如果感测到所述输入图像数据具有所述预设视频格式，则控制所述面板驱动电路以便在第一组帧中以第一帧频执行所述信号线的正常驱动并且在第二组帧中以第二帧频执行所述信号线的隔行低速驱动，从而显示所述输入图像数据， 其中，所述第二帧频低于所述第一帧频。15.根据权利要求14所述的方法，其中，控制所述面板驱动电路包括以下步骤: 对所述第一面板自刷新信号进行调制，以生成第二面板自刷新信号；以及 基于所述第二面板自刷新信号将对应于所述正常驱动或所述隔行低速驱动的时序控制信号输出到所述面板驱动电路。16.根据权利要求15所述的方法，其中，控制所述面板驱动电路还包括以下步骤: 存储来自所述主机系统的所述输入图像数据；以及 基于所述第一面板自刷新信号和所述第二面板自刷新信号来根据所述正常驱动或所述隔行低速驱动将所述输入图像数据或所存储的输入图像数据输出到所述面板驱动电路。17.根据权利要求15所述的方法，其中，所述信号线包括分别连接至所述像素的多条选通线和多条数据线， 其中，所述面板驱动电路包括用于将扫描脉冲提供到所述选通线的选通驱动器和用于将数据输出到所述数据线的源驱动器，并且 其中，针对在所述第二组帧期间的所述隔行低速驱动，输出所述时序控制信号包括以下步骤: 将至少一个选通时序控制信号输出到所述选通驱动器，以在所述第二组帧中的各个帧内的扫描时段期间扫描一些所述选通线，以及 将至少一个数据时序控制信号输出到所述源驱动器，以在所述第二组帧中的各个帧内的所述扫描时段之外的跳过时段期间切断到所述数据线的数据输出。18.根据权利要求17所述的方法，其中，所述源驱动器包括用于将所述数据输出到所述数据线的输出缓冲器，并且 其中，将所述至少一个数据时序控制信号输出到所述源驱动器包括在所述跳过时段期间切断到所述输出缓冲器的工作电力。19.根据权利要求14所述的方法，其中，控制所述面板驱动电路包括在第三组帧中停止所述信号线的驱动。20.根据权利要求14所述的方法，其中，所述预设视频格式是24η帧每秒FPS的图像数据格式，其中，η是整数。
【文档编号】G09G3/20GK106097947SQ201511036028
【公开日】2016年11月9日
【申请日】2015年12月30日
【发明人】吴大惜, 郑纹须
【申请人】乐金显示有限公司