专利名称：用于显示板的基板及其制造方法
技术领域：
本发明涉及一种显示板，特别涉及一种用于防止测试错误的显示板基板和制造该基板的方法。
背景技术：
通常，液晶显示(LCD)板包括阵列基板、相对基板以及插入在其间的液晶层，并且将该液晶显示板划分为象素区域和界面区域。数据线、扫描线(即栅极线)、开关元件和象素电极布置在象素区域中的阵列基板上。数据焊盘和栅极焊盘布置在界面区域中的阵列基板上，并分别从数据驱动芯片和扫描驱动芯片接收数据信号和扫描信号。
在形成在母基板上的阵列基板的制造完成时，进行阵列测试和目视检查(V/I)。阵列测试在阵列基板上进行线的测试，目视检查(V/I)进行阵列基板的电和光学测试。通常，用于阵列测试的焊盘布置在母基板的切割线的外部，用于V/I的焊盘布置在切割线的内部，用于阵列测试和V/I的线在切割线的内部。
当阵列测试完成时，将母基板沿切割线切割，然后进行V/I。阵列测试和V/I通过诸如2G2D方法、2G3D方法等测试方法进行。在2G2D方法中，两个不同的信号施加到扫描线，以及两个不同的信号施加到数据线。在2G3D方法中，两个不同的信号施加到栅极线，以及三个不同的信号施加到数据线。
发明内容
本发明公开了一种用于显示器件的板，其较少地倾向于发生测试错误，以及制造该板的方法。
在本发明的一个方面中，用于显示器件的板包括耗散静电荷的短路棒和第一和第二测试棒。信号线被划分为电连接到第一测试棒的第一信号线组和电连接到第二测试棒的第二信号线组。浮置(floating)晶体管形成在短路棒和第二信号线组的信号线之间。
在本发明的另一个方面中，公开了一种制造用于显示器件的板的方法。第一导电图案形成在基板上，并包括电浮置栅极、第一测试线。第一绝缘层形成在第一导电图案上。第二导电图案形成在第一绝缘层上，并包括短路棒、连接到第二短路棒的源极、漏极、连接到漏极的数据线。电浮置栅极、源极和漏极形成晶体管。第二绝缘层形成在第二导电图案的上方。第一接触孔经由第一绝缘层和第二绝缘层形成以露出(expose)第二短路棒。第二接触孔经由第二绝缘层形成以露出(expose)数据线。第三导电图案形成在第二绝缘层上，并包括经由第一接触孔和第二接触孔电互连第二短路棒和数据线的接触部分。
本发明的上述和其他优点将通过参考所附附图对示例性实施例进行的详细描述而更加明显。
图1为示出根据本发明一个实施例的显示板的基板的平面图。
图2为示出了图1的基板的放大平面图。
图3为沿图2的线I-I’切割得到的截面图。
图4A至4D为示出了制造图3的母基板的方法的截面图。
图5为示出根据本发明另一实施例的用于显示板的基板的平面图。
图6为示出了图5的基板的放大平面图。
图7A至7C为示出了根据本发明另一实施例的多种形状的浮置TFT的平面图。
具体实施例方式
现在将在下文中参考所附附图更全面地描述本发明，其中本发明的实施例在附图中示出。然而，本发明可以以许多不同的形式实施并且不应当解释为限于此处所述的实施例。而是，提供这些实施例以便该公开是全面和完整的，并将对于所属领域的技术人员完全传达本发明的范围。同样的附图标记在整个说明书中表示同样的元件。
图1为示出根据本发明实施例的用于显示器件的阵列基板100的平面图。在阵列基板100上，形成第一短路棒211、第二短路棒212、第一阵列测试部分220、第二阵列测试部分230和划线270。母基板(未示出)可以包括多于一个的阵列基板100。每个阵列基板100包括第一目视检查(V/I)部分120和第二V/I部分130。数据线、扫描线、开关元件和象素电极布置在象素区域110中。每个开关元件电连接到相应的数据线和扫描线。每个象素电极电连接到相应的开关元件。
第一V/I部分120包括第一V/I焊盘121、第一V/I线123和第一驱动芯片焊盘125。第一驱动芯片(未示出)布置在第一驱动芯片焊盘125上。数据线组合作为第一驱动芯片焊盘组件125’。作为选择，数据线可以被划分为若干个第一驱动芯片焊盘组件。第一驱动芯片焊盘组件125’电连接到第一V/I焊盘121和第一V/I线123。第一V/I焊盘121包括利用3D方法的第一V/I数据焊盘、第二V/I数据焊盘和第三V/I数据焊盘。在3D方法中，第一、第二和第三V/I数据焊盘分别连接到第(3n-2)数据线、第(3n-1)数据线和第(3n)数据线，其中‘n’为自然数。
第二V/I部分130包括第二V/I焊盘131、第二V/I线133和第二驱动芯片焊盘135。第二驱动芯片(未示出)布置在第二驱动芯片焊盘135上。扫描线组合作为第二驱动芯片焊盘组件135’。作为选择，扫描线可以组合为多个第二驱动芯片焊盘组件。第二V/I焊盘131包括利用2G方法的第一V/I扫描焊盘和第二V/I扫描焊盘，并且第一和第二V/I扫描焊盘分别电连接到第(2n-1)扫描线和第(2n)扫描线，其中‘n’为自然数。
第一短路棒211电连接到数据线以通过数据线耗散阵列基板100中存储的静电荷。静电荷可能在制造步骤(例如等离子体增强化学汽相沉积(PECVD)，溅射沉积等)期间产生并存储在阵列基板100中。第一短路棒211为配置在阵列基板100的边缘部分上的单根线。第一短路棒211基本上平行于扫描线延伸。
第二短路棒212电连接到扫描线以通过扫描线耗散在阵列基板100中存储的静电荷。静电荷可能在阵列基板100的制造过程期间存储在阵列基板100中。第二短路棒212为配置在阵列基板100的边缘部分上的单根线。第二短路棒212基本上平行于数据线延伸。
第一阵列测试部分220将第一数据测试信号和第二数据测试信号施加到数据线。第一阵列测试部分220包括两个数据测试焊盘(即第一数据测试焊盘221和第二数据测试焊盘222)，两根数据测试线(即第一数据测试线223和第二数据测试线224)和多个浮置薄膜晶体管(TFT)。2D方法用于第一数据测试焊盘221和第二数据测试焊盘222。在2D方法中，两个不同的数据测试信号施加到数据线。数据测试焊盘221将第一数据测试信号施加到奇数数据线，第二数据测试焊盘222将第二数据测试信号施加到偶数数据线。数据测试线223和224包括利用2D方法的第一数据测试线223和第二数据测试线224。第一数据测试线223连接到奇数数据线，第二数据测试线224连接到偶数数据线。浮置TFT布置在第一和第二数据测试线223和224与第一短路棒211之间的偶数数据线(或奇数数据线)上。
施加到奇数数据线的第一数据测试信号不施加到偶数数据线。每个浮置TFT控制第一数据测试信号。在图1的基板中，配置在偶数数据线上的浮置TFT中断第一数据测试信号。偶数数据线通过浮置TFT关于第一数据测试信号浮置。偶数数据线通过浮置TFT不与第一短路棒211电连接。第一数据测试信号施加到奇数数据线。使第一短路棒211与数据线电绝缘的刻蚀工序是不必要的。因此，防止了可能通过刻蚀工序发生的阵列测试错误。
第二阵列测试部分230将扫描测试信号施加到扫描线。第二阵列测试部分230包括扫描测试焊盘(即第一扫描测试焊盘231和第二扫描测试焊盘232)和扫描测试线233和234(即第一扫描测试线233和第二扫描测试线234)。利用2G方法将第一扫描测试信号施加到第一和第二扫描测试焊盘231和232。在2G方法中，两个不同的扫描测试信号施加到扫描线。第一扫描测试焊盘231将第一扫描测试信号施加到奇数扫描线，第二扫描测试焊盘232将第二扫描测试信号施加到偶数扫描线。第一扫描测试线233电连接到奇数扫描线，第二扫描测试线234电连接到偶数扫描线。
扫描测试线233和234与第二短路棒212之间的扫描线被刻蚀，以至于扫描测试线233和234与第二短路棒212之间的扫描线部分断开以测试扫描线。因此，刻蚀工序防止了利用2G方法的阵列测试的错误。
图2为示出了图1的阵列基板110的部分放大平面图。参考图1和2，基板包括第一区域IR和第二区域PR。第一阵列界面布置在第一区域中并将测试信号施加到数据线。第一阵列界面连接测试信号与数据线。象素部分布置在第二区域PR中，并包括开关元件170和象素电极190。每个开关元件170电连接到相应的数据线和扫描线。每个象素电极190电连接到相应的开关元件170。
第一阵列测试界面包括第一短路棒211、数据测试焊盘221和222、数据测试线223和224以及浮置TFT250。第一短路棒211为单根线并电连接到数据线。第一短路棒211基本上平行于扫描线延伸。第一短路棒211将存储在阵列基板100中的静电荷耗散到数据线中。
当数据测试焊盘221和222利用2D方法形成时，第一数据测试焊盘221将第一数据测试信号施加到奇数数据线，第二数据测试焊盘222将第二数据测试信号施加到偶数数据线。第一数据测试线223将从第一数据测试焊盘221接收的第一数据测试信号通过第一接触部分227分别传送到奇数数据线DL1、DL3、......、DL2p-3和DL2p-1，其中‘p’为自然数。第二数据测试线224将从第二数据测试焊盘222接收的第二数据测试信号通过第二接触部分226分别传送到偶数数据线DL2、DL4、......、DL2p-2和DL2p。
浮置TFT250形成在第一短路棒211与第一和第二数据测试线223和224之间的偶数数据线DL2、DL4、......、DL2p-2和DL2p上。浮置TFT250使用偶数数据线的一部分作为它们的源极/漏极。作为选择，利用奇数数据线的一部分作为它们的源极/漏极，浮置TFT250可以形成在奇数数据线DL1、DL3、......、DL2p-3和DL2p-1上。奇数数据线DL1、DL3、......、DL2p-3和DL2p-1电连接到第一短路棒211。
在阵列测试过程中，第一数据测试焊盘221和第一数据测试线223接收第一数据测试信号，第二数据测试焊盘222和第二数据测试线224接收第二数据测试信号。由于浮置TFT250的栅极电浮置，因此第一数据测试信号不施加到偶数数据线DL2、DL4、......、DL2p-2和DL2p。第一数据测试信号通过第一数据测试线221施加到奇数数据线DL1、DL3、......、DL2p-3和DL2p-1。此外，第一数据测试信号施加到第一短路棒211。
第二数据测试信号通过第二数据测试线221施加到偶数数据线DL2、DL4、......、DL2p-2和DL2p。然而，第二数据测试信号不通过第一浮置TFT250施加到奇数数据线DL1、DL3、......、DL2p-3和DL2p-1。因此，第二数据测试信号仅施加到偶数数据线DL2、DL4、......、DL2p-2和DL2p。进行刻蚀以使第一短路棒211与数据线电绝缘是不必要的。因此，防止了可能由刻蚀工序引起的2D阵列测试错误。
图3为示出了沿图2的线I-I’切割的阵列基板100的截面图。参考图2和3，在底部的基板200(例如玻璃基板)上，形成浮置TFT250的栅极251、第一短路线221、第二短路线222和开关元件170的栅极171。栅极绝缘层282形成在其上。沟道层图案253和173形成在浮置TFT250的栅极251和象素开关元件170的栅极171上。沟道层图案253形成在浮置TFT250的栅极251上。沟道层图案173形成在开关元件170的栅极171上。沟道层图案253和173由相同的层形成。沟道层图案253和173包括有源层图案253a和173a和分别形成在有源层图案253a和173a上的欧姆接触层图案253b和173b。
浮置TFT250的源极和漏极254、数据线和象素开关元件170的源极和漏极174由相同的导电层形成，钝化层284形成在其上。绝缘层286形成在钝化层284上，但是可以省略。第二数据测试线224分别经由第二接触部分226电连接到偶数数据线DL2、DL4、......、DL2p-2和DL2p。第二接触部分226包括第一接触孔EC1和第二接触孔EC2，其中第一接触孔EC1部分地露出第二数据测试线224，第二接触孔EC2部分地露出偶数数据线DL2、DL4、......、DL2p-2和DL2p之一。象素开关元件170的漏极通过第三接触孔176露出。
透明电极190经由第一接触孔EC1电连接到第二数据测试线224，透明电极190也经由第二接触孔EC2电连接到偶数数据线DL2。此外，透明电极190经由第三接触孔176电连接到象素开关元件170的漏极。
图4A至4D为示出了制造图3的母基板的方法的截面图。参考图4A，第一导电层通过沉积如溅射、化学汽相沉积(CVD)等形成在底部基板200上。导电层由铝(Al)、铜(Cu)等形成。导电层通过光刻形成图案以形成浮置开关元件250的栅极251、第一数据测试线223、第二数据测试线224和开关元件170的栅极171。栅极绝缘层282形成在图案化的第一导电层上以使图案化的第一导电层与沟道层图案电绝缘。栅极绝缘层282可以通过沉积形成。栅极绝缘层282由绝缘材料(例如氮化硅、氧化硅等)形成。
参考图4B，有源层图案253a和173a形成在栅极绝缘层282上。有源层图案253a和173a可以为半导体层图案。有源层图案253a和173a也可以包括非晶硅。欧姆接触层图案253b和173b形成在有源层图案253a和173a上。欧姆接触层图案253b和173b可以通过注入杂质形成。欧姆接触层图案253b和173b可以由N+非晶硅(a-Si:H)形成。有源层图案173a和253a和欧姆接触层图案173b和253b可以经由光刻形成。有源层图案173a和253a和欧姆接触层图案173b和253b分别在相应于开关元件170的栅极171和每个浮置TFT250的栅极251的栅极绝缘层282上形成沟道层图案173和253。
第二导电层形成在欧姆接触层图案253b和173b上，并形成图案以形成短路棒211、浮置TFT250的源极-漏极254、数据线和开关元件170的源极/漏极174。欧姆接触层图案253b和173b通过利用源极和漏极254和174作为刻蚀掩模进行局部刻蚀。沟道层图案253和173分别形成在浮置TFT250和象素开关元件170上。
参考图4C，绝缘层286形成在钝化层284上。绝缘层284可以省略。绝缘层286包括无机绝缘材料如氮化硅、氧化硅等。这些材料可以单独使用或者组合使用。绝缘层286包括具有低介电常数的有机绝缘材料。有机材料可以为丙烯基有机化合物、聚四氟乙烯(Teflon)、苯并环丁烯(BCB)、氟树脂(Cytop)、全氟环丁烷(PFCB)等。这些材料可以单独使用或者组合使用。第一、第二和第三接触孔EC1、EC2和176通过光刻工序形成在绝缘层286上。
参考图4D，第一接触孔EC1部分地露出第二线222。第二接触孔EC2部分地露出偶数线DL4。第三接触孔176部分地露出开关元件170的漏极。透明电极层形成在绝缘层286上。透明电极层形成图案以形成象素电极图案。象素电极图案包括第二接触部分226和象素电极190。透明电极层包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)等。
第二数据测试线224通过形成在第一和第二接触孔EC1和EC2上的第二接触部分226电连接到偶数数据线DL4。象素电极190通过第三接触孔176电连接到象素开关元件170的漏极174。浮置TFT 250和开关元件170具有反向交错结构，其中源极-漏极在栅极的上方。
图5为示出根据本发明另一实施例的用于显示板的基板的平面图。在阵列基板300上，形成第一短路棒411、第二短路棒412、第一阵列测试部分420、第二阵列测试部分430和划线470。母基板可以包括多于一个的阵列基板300。阵列基板300包括象素区域310、第一V/I部分320和第二V/I部分330。
第一V/I部分320包括第一V/I焊盘321、第一V/I线323和第一驱动芯片焊盘325。第一驱动芯片布置在第一驱动芯片焊盘325上。数据线组合作为第一驱动芯片焊盘组件325’。作为选择，数据线可以被划分为多个第一驱动芯片焊盘组件325’。第一驱动芯片焊盘组件325’电连接到第一V/I焊盘321和第一V/I线323。第一V/I焊盘321包括用于3D方法的第一V/I数据焊盘、第二V/I数据焊盘和第三V/I数据焊盘，其中第一、第二和第三V/I数据焊盘分别连接到第(3n-2)数据线、第(3n-1)数据线和第(3n)数据线，其中‘n’为自然数。
第二V/I部分330包括第二V/I焊盘331、第二V/I线333和第二驱动芯片焊盘335。第二驱动芯片形成在第二驱动芯片焊盘335上。数据线组合作为第二驱动芯片焊盘组件335’。作为选择，数据线可以被划分为多个第二驱动芯片焊盘组件335’。
第二驱动芯片焊盘组件335’电连接到第二V/I焊盘331和第二V/I线333。第二V/I焊盘331包括用于2G方法的第一V/I扫描焊盘和第二V/I扫描焊盘，其中第一V/I扫描焊盘和第二V/I扫描焊盘分别电连接到第(2n-1)扫描线和第(2n)扫描线，其中‘n’为自然数。
第一短路棒411电连接到数据线以经由数据线耗散存储在阵列基板300中的静电荷。第一短路棒411为阵列基板300的边缘部分上的单根线。第二短路棒412电连接到扫描线以经由扫描线耗散存储在阵列基板中的静电荷。第二短路棒412为阵列基板300的边缘部分上的单根线。
第一阵列测试部分420将第一数据测试信号和第二数据测试信号施加到数据线。第一阵列测试部分420包括第一数据测试焊盘421、第二数据测试焊盘422、第一数据测试线423、第二数据测试线424和多个第一浮置TFT。第一数据测试焊盘421将第一数据测试信号经由第一数据测试线423施加到奇数数据线。第二数据测试焊盘422将第二数据测试信号经由第二数据测试线424施加到偶数数据线。
第一浮置TFT形成在第一短路棒411和第一阵列测试部分420之间的第一信号线上。在本实施例中，第一浮置TFT布置在第一和第二数据测试线423和424与第一短路棒411之间的偶数数据线上。作为选择，第一浮置TFT可以形成在奇数数据线上。
第一浮置TFT中断第一数据测试信号以便第一数据测试信号不施加到偶数数据线。偶数数据线通过第一浮置TFT不与第一短路棒411电连接。因此，使第一短路棒411与数据线电绝缘的刻蚀工序是不必要的。从而，防止了可能由刻蚀工序引起的阵列测试错误。此外，制造工序得到简化，制造成本下降。
第二阵列测试部分430将扫描测试信号施加到形成在阵列基板300上的扫描线。第二阵列测试部分430包括第一扫描测试焊盘431、第二测试焊盘432、第一扫描测试线433、第二测试线434和多个第二浮置TFT。第一扫描测试焊盘431将第一扫描测试信号经由第一扫描测试线433施加到奇数扫描线。第二扫描测试焊盘432将第二扫描测试信号经由第二扫描测试线434施加到偶数扫描线。
第二浮置TFT位于第一和第二扫描测试线433和434与第二短路棒412之间的偶数扫描线上。作为选择，第二浮置TFT可以形成在奇数扫描线上。第二浮置TFT中断第一扫描测试信号以便第一扫描测试信号不施加到偶数扫描线。使第二短路棒412与扫描线电绝缘的刻蚀工序是不必要的。因此，防止了可能由刻蚀工序产生的阵列测试错误。
图6为示出了图5的阵列基板300的放大平面图。基板包括第一阵列测试部分。第一阵列测试部分将第一和第二数据测试信号施加到数据线。图6的第一阵列测试部分与图2的相同。因此，涉及上述元件的任何进一步的解释在此省略。基板400包括第一区域IR’和第二区域PR’。第二阵列界面布置在第一区域IR’中并将第一和第二扫描测试信号施加到扫描线。象素部分布置在第二区域PR’中，并包括多个开关元件370和多个象素电极390’。开关元件370电连接到相应的数据线和扫描线。象素电极390分别电连接到相应的象素开关元件370。
第二阵列测试界面包括第二短路棒412，第一和第二扫描测试焊盘431和432，第一和第二扫描测试线433和434以及第二浮置TFT450。第二短路棒412为单根线并电连接到扫描线。第二短路棒412将存储在阵列基板300中的静电荷经由扫描线耗散。
在2G方法中，扫描测试焊盘包括第一和第二扫描测试焊盘431和432。第一扫描测试焊盘431将第一扫描测试信号施加到奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1。第二扫描测试焊盘432将第二扫描测试信号施加到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。在2D方法中，扫描测试线包括第一扫描测试线433和第二扫描测试线434。第一扫描测试线433将来自第一扫描测试焊盘431的第一扫描测试信号通过第一接触部分427分别传送到奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1，其中‘q’为自然数。第二扫描测试线434将来自第二扫描测试焊盘432的第二扫描测试信号通过第二接触部分426分别传送到偶数线SL2、SL4、......、SL2q-2和SL2q。第一扫描测试线433通过第一部分427分别电连接到奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1。第二扫描测试线434通过第二部分426分别电连接到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。
第二浮置TFT450形成在第二短路棒412与第一和第二扫描测试线433和434之间的偶数扫描线SL2、SL4、......、SL2q-2和SL2q上。浮置TFT450和象素开关元件370可以具有交错结构。作为选择，利用奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1的一部分作为源极-漏极，第二浮置TFT450可以形成在奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1上。奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1电连接到第二短路棒412。
在阵列测试过程中，电连接到第一扫描测试线433的第一扫描测试焊盘431将第一扫描测试信号施加到奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1。电连接到第二扫描测试线434的第二扫描测试焊盘432将第二扫描测试信号施加到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。由于浮置TFT450的栅极电浮置，因此第一扫描测试信号不经由第二短路棒412施加到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。
第一扫描测试信号通过第一扫描测试线433施加到奇数扫描线SL1、SL3、......、SL2q-3和SL2q-1。此外，第一扫描测试信号施加到第二短路棒412。第二扫描测试信号通过第二扫描测试线432施加到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。浮置TFT450控制第二扫描测试信号。在图5的基板中，浮置TFT450中断第二扫描测试信号以便第二扫描测试信号不施加到奇数线SL1、SL3、......、SL2q-3和SL2q-1。奇数线SL1、SL3、......、SL2q-3和SL2q-1通过浮置TFT450不与第二短路棒412电连接。因此，第二扫描测试信号仅施加到偶数扫描线SL2、SL4、......、SL2q-2和SL2q。
使第二短路棒412与扫描线电绝缘的刻蚀工序是不必要的。因此，防止了可能由刻蚀工序引起的2G阵列测试错误。
图7A为示出根据本发明另一实施例的浮置TFT的平面图。浮置TFT包括源极和漏极。源极和漏极之一当从上方观察时具有V形状并具有突出的中心。另一个当从上方观察时具有倒V形状并具有凹进的中心。因此，源极的端部与漏极的端部以恒定的距离分离，以便源极的端部相应于漏极的端部。
图7B为示出根据本发明另一实施例的浮置TFT的平面图。参考图7B，浮置TFT包括源极和漏极。源极和漏极的端部具有V形状，其具有突出的中心。因此，源极和漏极的突出中心彼此相应。
图7C为示出根据本发明另一实施例的浮置TFT的平面图。参考图7C，浮置TFT包括源极和漏极。源极和漏极的每一个的端部具有平坦的形状。作为选择，浮置TFT可以具有多种形状。
根据用于显示板的板和制造该板的方法，浮置TFT利用2D方法形成在偶数数据线(或奇数数据线)上，以便数据测试信号施加到奇数数据线而不施加到偶数数据线。
此外，浮置TFT利用2G方法形成在偶数扫描线(或奇数扫描线)上，以便扫描测试信号施加到奇数扫描线而不施加到偶数扫描线，尽管相邻于短路棒的偶数扫描线没有断开。因此，阵列测试处理得到简化。此外，使短路棒与数据线(或扫描线)电绝缘的刻蚀工序是不必要的。因此，防止了可能由刻蚀工序引起的2D(或2G)阵列测试错误。检测断路或短路的测试可以通过每两条线进行，其中所述线可以为奇数线或偶数线。
本发明已经参考示例性的实施例进行了描述。然而，很显然，根据之前的描述，多种可替换的变型和变化对于所属领域的技术人员是显而易见的。因此，本发明包含所有的这些可替换的变型和变化，只要它们落在所附权利要求的精神和范围内。
权利要求
1.一种用于显示器件的板，包括基板；多个第一信号线，其形成在基板上并沿第一方向延伸；第一短路棒，其形成在相应于第一信号线的端部的基板上，沿第二延伸并耗散静电荷；第一阵列测试部分，其沿第二方向延伸并将第一测试信号施加到奇数第一信号线以及将第二测试信号施加到偶数第一信号线；和多个第一浮置开关元件，其形成在第一短路棒和第一阵列测试部分之间的第一信号线上，第一浮置开关元件使第一短路棒不与第一信号线电连接。
2.如权利要求1所述的板，其中所述第一浮置开关元件分别形成在奇数第一信号线上。
3.如权利要求1所述的板，其中所述第一浮置开关元件分别形成在偶数第一信号线上。
4.如权利要求1所述的板，其中所述第一阵列测试部分包括第一线，电连接到奇数第一信号线；第一焊盘，电连接到所述第一线，第一测试信号通过所述第一焊盘施加到所述第一线；第二线，电连接到偶数第一信号线；和第二焊盘，电连接到所述第二线，第二测试信号通过所述第二焊盘施加到所述第二线。
5.如权利要求4所述的板，其中所述第一线包括多个分别电连接到奇数第一信号线的第一接触部分，所述第二线包括多个分别电连接到偶数第一信号线的第二接触部分。
6.如权利要求1所述的板，还包括多个数据线，沿第一方向延伸；多个扫描线，沿第二方向延伸；和多个开关元件，电连接到所述数据线和扫描线，其中所述第一信号线分别是数据线。
7.如权利要求1所述的板，其中所述第一浮置开关元件具有反向交错结构。
8.如权利要求1所述的板，还包括多个第二信号线，其形成在底部基板上并沿第二方向延伸；第二短路棒，其相应于第二信号线的端部形成，沿第一方向延伸并耗散静电荷；第二阵列测试部分，其沿第一方向延伸并将第三测试信号施加到奇数第二信号线以及将第四测试信号施加到偶数第二信号线；和多个第二浮置开关元件，其形成在第二短路棒和第二阵列测试部分之间的第二信号线上，并使第二短路棒不与第二信号线电连接。
9.如权利要求8所述的板，其中所述第二浮置开关元件分别形成在奇数第二信号线上。
10.如权利要求8所述的板，其中所述第二浮置开关元件分别形成在偶数第二信号线上。
11.如权利要求8所述的板，其中所述第二阵列测试部分包括第三线，电连接到奇数第二信号线；第三焊盘，电连接到所述第三线，第三测试信号通过所述第三焊盘施加到所述第三线；第四线，电连接到偶数第二信号线；和第四焊盘，电连接到所述第四线，第四测试信号通过所述第四焊盘施加到所述第四线。
12.如权利要求10所述的板，其中所述第三线包括多个分别电连接到奇数第二信号线的第一接触部分，所述第四线包括多个分别电连接到偶数第二信号线的第二接触部分。
13.如权利要求8所述的板，其中所述第二信号线分别为扫描线。
14.如权利要求8所述的板，其中所述第二浮置开关元件具有交错结构。
15.一种制造用于显示器件的板的方法，该方法包括下述步骤在基板上形成第一导电图案，所述第一导电图案包括栅极、第一测试线、第二测试线，其中栅极电浮置；在所述第一导电图案上形成第一绝缘层；在所述第一绝缘层上形成第二导电图案，所述第二导电图案包括短路棒、连接到第二短路棒的源极、漏极、连接到漏极的数据线，其中所述栅极、源极和漏极形成晶体管；在所述第二导电图案的上方形成第二绝缘层；经由所述第一绝缘层和第二绝缘层形成第一接触孔以露出所述第二短路棒；经由所述第二绝缘层形成第二接触孔以露出所述数据线；和在所述第二绝缘层上形成第三导电图案，所述第三导电图案包括经由所述第一接触孔和第二接触孔与第二短路棒和数据线电互连的接触部分。
16.一种制造用于显示器件的板的方法，该方法包括下述步骤在基板上形成第一导电图案，第一导电图案包括第一短路棒、多个栅极线、第一测试棒和第二测试棒，连接到多个栅极线的多个第一栅极，以及电浮置的多个第二栅极；在第一导电图案上形成第一绝缘层；在所述第一绝缘层上形成第二导电图案，第二导电图案包括第二短路棒、划分为第一数据线组和第二数据线组的多个数据线、相应于第一栅极的多个第一源极和漏极对，以及相应于第二栅极的多个第二源极和漏极对，其中每个第二源极和漏极对连接在第二短路棒和第二数据线组的数据线之间；在第二导电图案上形成第二绝缘层；形成经由所述第一绝缘层和第二绝缘层露出第一测试棒的多个第一接触孔，经由第一绝缘层和第二绝缘层露出第二测试棒的多个第二接触孔，经由第二绝缘层露出第一数据线组的数据线的多个第三接触孔，和露出第二数据线组的数据线的多个第四接触孔；和在所述第二绝缘层上形成第三导电图案，第三导电图案包括分别经由第一接触孔和第三接触孔与第一测试棒和第一数据线组的数据线电互连的多个第一接触部分，以及分别经由第二接触孔和第四接触孔与第二测试棒和第二数据线组的数据线电互连的多个第二接触部分。
17.如权利要求16所述的方法，还包括在所述第一绝缘层上形成半导体图案的步骤，所述半导体图案包括重叠第一栅极的第一半导体图案和重叠第二栅极的第二半导体图案。
18.如权利要求16所述的方法，其中第三导电图案还包括多个象素电极。
19.如权利要求18所述的方法，其中第二绝缘层还包括露出第一漏极的多个第五接触孔，并且象素电极经由第五接触孔电连接到第一漏极。
20.一种板，包括短路棒；第一测试棒；第二测试棒；多个信号线，其被划分为电连接到第一测试棒的第一信号线组和电连接到第二测试棒的第二信号线组；和多个浮置晶体管，其形成在所述短路棒和第二信号线组的信号线之间。
全文摘要
本发明涉及一种用于显示器件的板，包括短路棒以耗散静电荷，以及第一和第二测试棒。信号线被划分为电连接到第一测试棒的第一信号线组和电连接到第二测试棒的第二信号线组。浮置晶体管形成在短路棒和第二信号线组的信号线之间。
文档编号G02F1/136GK1740852SQ200510109868
公开日2006年3月1日 申请日期2005年8月8日 优先权日2004年8月6日
发明者金晶一, 张钟雄, 白承洙 申请人:三星电子株式会社