专利名称：控制硅锗合金刻面生长效果的方法
技术领域：
本发明涉及半导体集成电路的制造工艺方法，特别是涉及一种控制硅锗合金 (SiGe)刻面生长效果的方法。
背景技术：
由于SiGeBiCMOS (硅锗双极互补金属氧化半导体)具有与CMOS工艺良好的兼容 性，并能满足高速、低噪音的要求，在射频领域有了越来越多的应用。
现有的SiGeBiCMOS制作工艺方法是在CMOS工艺的基础上直接集成锗硅异质结双 极晶体管，如图1所示。在这种情况下，由于SiGe会直接淀积在STI (浅沟槽隔离)的边 缘，而SiGe在有源区会生长成单晶，在氧化膜上会淀积成多晶硅，单晶SiGe与多晶SiGe之 间会从STI顶部角落开始形成一个刻面。由于STI顶部角落处易受应力和刻面的影响而出 现缺陷，这些缺陷将会带来漏电。而当该缺陷出现在本征基区时，将会使发射极和集电极短 路，造成器件失效。
为了解决上述问题，D. D. C00LAUGH等人提出将有源区与隔离用氧化膜的邻接处的 氧化膜除掉，得到在该处的氧化膜凹陷的结构(参见图2所示)，从而有效地控制SiGe生长 的刻面。具体方法是在浅槽隔离工艺完成之后(参见图2.1)，通过增加一层光刻掩膜工艺 来实现(参见图2. 2，其中标号5所标示的位置即为氧化膜凹陷)。对于锗硅异质结双极晶 体管，为了得到高性能的器件特性，采用上述方法虽然能够减小基区电阻和减少锗硅基区 生长中的缺陷，但是必然增加实现的成本。发明内容
本发明要解决的技术问题是提供一种控制硅锗合金刻面生长效果的方法，在不增 加工艺成本的条件下得到浅沟槽边缘氧化膜凹陷的结构。
为解决上述技术问题，本发明的控制硅锗合金刻面生长效果的方法包括如下步 骤
步骤一、在硅基板上依次形成集电极和次集电极，然后在所述次集电极上依次进 行衬垫氧化膜成长，氮化硅膜成长，进行有源区光刻刻蚀，隔离介质膜成长形成STI结构；
步骤二、利用反转光刻刻蚀，将STI边缘的隔离介质膜刻蚀到所述氮化硅膜之下， 并且在反转光刻刻蚀时使反转掩膜版位于异质结双极晶体管的基极区域，将刻蚀区域扩大 到有源区之外；
步骤三、去除所述的氮化硅膜和衬垫氧化膜；
步骤四、生长基极SiGe膜。
采用本发明的方法，由于在浅沟槽工艺的隔离用氧化膜成长完成之后，将普通的 反转刻蚀用的掩膜版设计规则进行修改，将锗硅异质结双极晶体管区的刻蚀区扩大到有源 区之外，从而在不增加工艺成本的条件下，同样得到在浅沟槽边缘氧化膜凹陷的结构。另外 利用化学机械平面化的凹陷效应，能得到不同于D. D. C00LAUGH等人发明的氧化膜凹陷。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1是现有的SiGeBiCMOS制作工艺方法示意图2是现有的另一种SiGeBiCMOS制作工艺方法示意图3-9是本发明的控制硅锗合金刻面生长效果的方法示意图。
具体实施方式
在本发明的附图中，所涉及的标号代表的含义是1为硅基板，2为集电极，3为次 集电极，4为隔离介质，5为氧化膜凹陷，6为SiGe膜，7为SiGe多晶膜，8为介质膜(可以是 氧化膜，氮化膜或它们的组合)，9为发射极多晶硅，10为衬垫氧化膜，11为氮化硅膜，12为 光刻胶。
参见图2所示，D. D. C00LAUGH等人提出的得到有源区与隔离用氧化膜的邻接处氧 化膜凹陷结构具体实现的过程是形成STI结构(参见图2. 1)，进行STI边缘凹陷掩膜/刻 蚀(参见图2.幻，进行SiGe成长(参见图2.幻，介质膜成长，发射极开口光刻刻蚀(参见 图2. 4)，发射极多晶硅成长(参见图2.幻，进行发射极光刻刻蚀(参见图2. 6)。采用该方 法的缺点是实现的成本高。
图3-9是一个异质结双极晶体管的器件主要工艺流程，下面以它为实施例对本发 明的方法进行详细的说明，具体包括如下步骤
步骤一、在Si (硅)基板1上依次形成集电极2和次集电极3，然后在所述次集 电极3上依次进行衬垫氧化膜10成长，其厚度为100-200埃，氮化硅膜11成长，其厚度为 1000-2000埃；进行有源区光刻刻蚀，即在集电极2和次集电极3的两侧进行光刻刻蚀形成 沟槽，在所述沟槽内和氮化硅膜11的表面进行衬垫热氧化膜成长，其厚度为100-200埃，以 及高密度等离子体氧化膜成长，其厚度为4000-6000埃，该衬垫热氧化膜和高密度氧化膜 共同作为隔离介质膜4 (参见图3)，形成STI结构。次集电极3的形成一般通过外延成长或 离子注入来实现，其掺杂浓度的设计要考虑器件的耐压要求。
步骤二、在隔离介质膜4的两侧上表面涂光刻胶12，以光刻胶12为掩膜进行STI 反转光刻，进行反转光刻时异质结双极晶体管区域的开口尺寸b要大于有源区的尺寸a(b > a)，参见图4。
所述STI反转光刻，在一般的CMOS工艺中只对尺寸较大的有源区进行，而且开口 尺寸b要小于有源区的尺寸a (—般b小于a负0. 1 μ m)，以保证CMOS区域在多晶栅成长 之前不会在STI顶部边界处产生深的氧化膜凹陷，造成CMOS器件的漏电；这一要求在本发 明中可以保留，本发明只是将异质结双极晶体管区域的开口尺寸加大，即b > a(—般大于 +0. 2 μ m) ο
步骤三、进行STI反转刻蚀。通常采用干法刻蚀，要求氮化硅的刻蚀损失量小于氮 化硅膜11厚度的5%，异质结双极晶体管区域的开口处的隔离介质膜4刻蚀到氮化硅膜11 的顶部之下，可以低于有源区的硅的高度
(即低于衬垫氧化膜10)，参见图5。
步骤四、去除反转刻蚀的光刻胶12(参见图6)。
步骤五、进行STI CMP(化学机械研磨)，研磨后一般利用湿法刻蚀将氮化硅膜11， 衬垫氧化膜10去除，这时异质结双极晶体管区域的开口处的隔离介质膜4要低于有源区的 硅，两者之间的高度差一般大于200埃(参见图7)。
步骤六、进行基极SiGe膜成长，即在异质结双极晶体管区域的开口处及有源区 的硅(次集电极幻的上方成长SiGe，其在有源区上生成的单晶的SiGe膜6，厚度一般为 300-1000埃，在两侧的氧化膜上形成SiGe多晶膜7，参见图8。
步骤七、在SiGe单晶膜6和SiGe多晶膜7的表面进行介质膜8成长，其厚度一般 为300-1000埃；然后进行发射极开口光刻刻蚀，在发射极开口内及介质膜8的表面成长发 射极多晶硅9(原位掺杂或通过离子注入掺杂)，其厚度一般为1000-2000埃；再进行发射 极多晶硅9光刻刻蚀，形成最终的器件结构，参见图9。
步骤三中的隔离介质膜4的刻蚀，步骤五中的CMP，以及SiGe成长前可能的其他氧 化硅损失，要保证在SiGe成长时STI顶部边界处氧化膜(即隔离介质4)凹陷达到要求，一 般凹陷量要大于200埃，以保证刻面不会出现在STI顶部角落处。
采用本发明的方法由于可以在氧化膜凹陷处获得比通常(如图1所示)的SiGe 厚的厚度，因此对于减小基极电阻也有帮助。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限 制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应 视为本发明的保护范围。
权利要求
1.一种控制硅锗合金刻面生长效果的方法，包括如下步骤步骤一、在硅基板上依次形成集电极和次集电极，然后在所述次集电极上依次进行衬 垫氧化膜成长，氮化硅膜成长，进行有源区光刻刻蚀形成沟槽，隔离介质膜成长形成STI结 构；其特征在于还包括，步骤二、利用反转光刻刻蚀，将STI边缘的隔离介质膜刻蚀到所述氮化硅膜之下，并且 在反转光刻刻蚀时使反转掩膜版位于异质结双极晶体管的基极区域，将刻蚀区域扩大到有 源区之外；步骤三、去除所述的氮化硅膜和衬垫氧化膜； 步骤四、生长基极SiGe膜。
2.如权利要求1所述的方法，其特征在于所述刻蚀区域大于有源区+0.2 μ m。
3.如权利要求1所述的方法，其特征在于所述隔离介质膜由衬垫热氧化膜和高密度 氧化膜组合形成。
全文摘要
本发明公开了一种控制硅锗合金刻面生长效果的方法，在硅基板上依次形成集电极和次集电极，然后在所述次集电极上依次进行衬垫氧化膜成长，氮化硅膜成长，进行有源区光刻刻蚀形成沟槽，隔离介质膜成长形成浅沟槽隔离(STI)结构；利用反转光刻刻蚀，将STI边缘的隔离介质膜刻蚀到所述氮化硅膜之下；去除所述的氮化硅膜和衬垫氧化膜；生长基极SiGe膜。本发明由于在浅沟槽工艺的隔离用氧化膜成长完成之后，将普通的反转刻蚀用的掩膜版设计规则进行修改，将锗硅异质结双极晶体管区的刻蚀区扩大到有源区之外，从而在不增加工艺成本的条件下，同样得到在浅沟槽边缘氧化膜凹陷的结构。
文档编号G03F7/00GK102034706SQ20091005798
公开日2011年4月27日 申请日期2009年9月29日 优先权日2009年9月29日
发明者肖胜安 申请人:上海华虹Nec电子有限公司