一种阵列基板、显示装置制造方法
【专利摘要】本发明公开了一种阵列基板、显示装置，属于显示【技术领域】，能够在保证显示装置的开口率的情况下防止漏光区域的出现。该阵列基板包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元；同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。本发明可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。
【专利说明】—种阵列基板、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，具体地说，涉及一种阵列基板、显示装置。
【背景技术】
[0002]垂直配向(Vertical Alignment,简称VA)显示装置因其所具有的对比度高、可视角度大等优点而被广泛使用。一般VA显示装置包括阵列基板和彩膜基板，阵列基板上形成有纵横交错的栅线、数据线以及由栅线和数据线围成的子像素单元，彩膜基板上形成有对应子像素单元设置的彩膜以及对应栅线和数据线设置的黑矩阵。阵列基板和彩膜基板通过对盒将液晶分子封装在其中，形成显示装置的液晶面板。阵列基板和彩膜基板之间形成有电场，通过调整电场的强度来控制其间的液晶分子发生偏转，进而改变通过液晶分子层的光线的强度。不同强度的光与彩膜基板上的彩膜配合，显示装置即可显示彩色画面。
[0003]其中，由于阵列基板和彩膜基板是依靠位于其四边的封框胶固定在一起，因此在显示区容易出现相对位移。当这种相对位移造成彩膜基板的黑矩阵无法有效地遮挡住阵列基板的数据线周边的漏光区时，就会发生“亮画面垂直方向上的黑画面出现漏光”的显示不良。通常我们称这种不良的显示效果为垂直串扰(V-Crosstalk)。
[0004]具体的，液晶面板的阵列基板和彩膜基板偏移导致的垂直串扰原理如图1至5所示，其中，图1为现有的一种经过五次构图工艺得到的阵列基板上的子像素单元I的结构示意图。当该子像素单元I的数据线4传输的数据信号一直为低偏压(如图2所示)时，数据线4两侧就不会出现液晶偏转(如图3所示)，也就不会形成漏光区；当数据线4传输的数据信号时而为高偏压时而为低偏压(如图4所示)时，那么在数据线4传输的信号为高偏压期间整根数据线4的两侧都会发生液晶偏转，从而形成漏光区(如图5所示)。
[0005]理想情况下，为实现子像素单元I的开口率(即子像素单元I允许光线通过的开口区面积和子像素单元I的整体面积之间的比例)最大化，设计者们都希望彩膜基板上的黑矩阵5恰好仅遮挡至子像素单元I的像素电极9的边缘即可(如图6所示)。但为了防止垂直串扰，通常的做法是加宽黑矩阵5的宽度，使得黑矩阵5向像素电极9的中心多延伸一段区域Xl (如图7所示)。Xl的值取决于阵列基板和彩膜基板发生相对位移的程度，而相对位移的程度取决于阵列基板和彩膜基板构成的液晶面板的具体情况，相对位移的程度一般在O?30微米之间，相对位移程度越高，垂直串扰发生的几率越高。通常Xl取值在2?20微米之间，Xl取值越大，开口率损失越多。然而，对于通常的子像素单元I而言(如图8所示)，由于像素电极9左右都设置有数据线4，导致每个子像素单元的开口区的面积损失值为2*X1*H1(H1为开口区的有效高度)，导致开口率的损失较大，降低显示装置的显示效果和出光效果。
【发明内容】
[0006]本发明的目的在于提供一种阵列基板、显示装置，能够在保证显示装置的开口率的情况下防止漏光区域的出现。
[0007]本发明第一方面提供了一种阵列基板包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元；其中，同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。
[0008]其中，子像素单元还包括位于子像素单元对的角落的薄膜晶体管，数据线位于两相邻的子像素单元对之间。
[0009]其中，子像素单元包括像素电极；同一子像素单元对中，两个子像素单元的像素电极均与所述第一公共电极部分重叠。
[0010]其中，子像素单元还包括与所述第一公共电极平行、位于像素电极另一侧的第二公共电极，第二公共电极与像素电极部分重叠。
[0011]其中，子像素单元还包括电连接第二公共电极与第一公共电极的金属走线。
[0012]其中，该阵列基板还包括为子像素单元的薄膜晶体管提供驱动信号的多条栅线，多条栅线均与数据线垂直、分别位于两行子像素单元之间，所述第一公共电极与栅线位于同一图层且绝缘。
[0013]本发明带来了以下有益效果:在本发明实施例的技术方案中，第一公共电极所形成的不透光区域恰好对应两个子像素单元之间的区域，可防止同一子像素单元对中、两个子像素单元之间漏光区的出现。并且，由于第一公共电极与子像素单元均设置于阵列基板之上，因此，能够充分保证第一公共电极对同一子像素单元对中的两个子像素单元之间的遮光效果。此时，对于设置于对侧的彩膜基板之上的、对应于同一子像素单元对中的两个子像素单元之间的区域设置的黑矩阵而言，可保留原宽度甚至减小宽度，无需加宽，有效地提高了子像素单元的开口率。
[0014]本发明第二方面提供了一种显示装置，包括上述的阵列基板，还包括与所述阵列基板配合的彩膜基板。
[0015]其中，所述彩膜基板包括黑矩阵，所述黑矩阵的图形包括对应阵列基板的数据线设置的第一区域和连接第一区域的、对应栅线设置的第二区域。
[0016]其中，所述第一区域部分覆盖对应的子像素单元的像素电极。
[0017]其中，所述第一区域对子像素单元的像素电极的覆盖宽度为2?20微米。
[0018]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【专利附图】
【附图说明】
[0019]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0020]图1为现有技术中的子像素单元的平面示意图；
[0021]图2为全黑显示时数据线电压伏值示意图；
[0022]图3为对应图2的电压时的液晶面板的剖面结构示意图；
[0023]图4为半白半黑显示时数据线电压伏值示意图；
[0024]图5为对应图4的电压时的液晶面板的剖面结构示意图；
[0025]图6为理想状态的黑矩阵与子像素单元的剖面配合示意图；
[0026]图7为现有技术中的黑矩阵与子像素单元的剖面配合示意图；
[0027]图8为对应图7的黑矩阵与子像素单元的平面配合示意图；
[0028]图9为本发明提供的子像素单元对的平面示意图；
[0029]图10为本发明提供的子像素单元对与黑矩阵的平面配合示意图一；
[0030]图11为本发明提供的子像素单元对与黑矩阵的平面配合示意图二。
[0031]附图标记说明:
[0032]I 一子像素单元；2—第一公共电极；3—薄膜晶体管；
[0033]4一数据线；5—黑矩阵；6—第一区域；
[0034]7一第二区域；8—第二区域；9一像素电极；
[0035]10—第二公共电极；11—金属走线；12—栅线。
【具体实施方式】
[0036]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0037]实施例一:
[0038]本实施例提供了一种阵列基板，如图9所示，该阵列基板包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元I。
[0039]具体的，同一子像素单元对中，两个子像素单元I的结构以图9中的点划线为对称轴，呈镜像对称。两个子像素单元I之间设置有第一公共电极2，该第一公共电极2形成不透光区域。
[0040]显然，在本发明实施例的技术方案中，第一公共电极所形成的不透光区域恰好对应两个子像素单元之间的区域，可防止同一子像素单元对中、两个子像素单元之间漏光区的出现。并且，由于第一公共电极与子像素单元均设置于阵列基板之上，因此，能够充分保证第一公共电极对同一子像素单元对中的两个子像素单元之间的遮光效果。此时，对于设置于对侧的彩膜基板之上的、对应于同一子像素单元对中的两个子像素单元之间的区域设置的黑矩阵而言，可保留原宽度甚至减小宽度，无需加宽，有效地提高了子像素单元的开口率。
[0041]进一步的，所述阵列基板的各子像素单元I还包括薄膜晶体管3、和为薄膜晶体管3提供数据信号的数据线4。由于每一子像素单元对中的两子像素单元I呈镜像对称，为了配合第一公共电极2的设置，各薄膜晶体管3可位于子像素单元对的角落，则相应的数据线4位于两相邻的子像素单元对之间。对于每一个子像素单元对而言，两数据线4分别位于子像素单元对的两侧。
[0042]具体的，如图9所示，为左边的子像素单元I的薄膜晶体管3提供数据信号的数据线4，可位于该子像素单元对的左侧；相应的，左边的子像素单元I的薄膜晶体管3可位于其左上角或左下角。而为右边的子像素单元I提供数据信号的数据线4可位于该子像素单元对的右侧；相应的，右边的子像素单元I的薄膜晶体管3可位于其右上角或右下角。
[0043]如图10所示，与该阵列基板对盒的彩膜基板上设置有黑矩阵5，该黑矩阵5包括对应阵列基板的数据线4设置的第一区域6和连接第一区域6的第二区域7。另外，如图11所示，该黑矩阵5还可包括对应第一公共电极2设置的第三区域8。由于同一子像素单元对内部未设置有数据线4、并且位于同一子像素单元对的两子像素单元I之间的第一公共电极2可起到挡光作用，第三区域8的宽度不受限制，可如图11所示，第三区域8的宽度略小于第一公共电极2的宽度。
[0044]其中，结合图10和图11可知，为了防止数据线4旁漏光区的出现，对应数据线4设置的第一区域6应向子像素单元I的中心延伸一部分，使得该第一区域6可部分覆盖对应的子像素单元I的像素电极9。如图10或图11所示，第一区域6覆盖左边子像素单元I的宽度，与覆盖右边子像素单元I的宽度相等，均为X。在本发明实施例中，第一区域6覆盖两子像素单元I的宽度X为2?20微米。设该子像素单元I的开口区的有效高度为H，那么单个子像素单元I的被遮挡的部分的面积为X*H，相比现有的子像素单元I (如图8所示)被遮挡的面积2*X*H，减少了一半，有效地增大了子像素单元I的开口率。
[0045]优选的，为了使得像素电极9能够更好地保持自数据线4接入的电位，在本发明实施例中，如图9所示，同一子像素单元对中，两个子像素单元的像素电极9均与第一公共电极2部分重叠，从而构成存储电容。
[0046]进一步的，如图9所示，各子像素单元I还包括与所述第一公共电极2平行、位于像素电极9另一侧的第二公共电极10，且第二公共电极10与对应的子像素单元I的像素电极9部分重叠。如图10或11所示，该第二公共电极10与数据线4 一同被黑矩阵5的第一区域6遮蔽，将不会给显示装置的显示效果带来负面影响。
[0047]更进一步的，如图11所示，子像素单元I还包括电连接第二公共电极10与第一公共电极2的金属走线11。图11中该金属走线11的一端位于第一公共电极2的中部，另一端位于第二公共电极10的中部，并且垂直于第一公共电极2和第二公共电极10。但实际上，该金属走线11的形状可随意设置，例如为非水平放置的倾斜走线、为折线形的走线、为波浪形的走线均可，本发明实施例对此不进行限定。同样的，该金属走线11的放置位置也可随意设置，只要能保证第一公共电极2和第二公共电极10的电连接即可，本发明实施例对此同样不进行限定。
[0048]另外，如图9所示，该阵列基板还包括为子像素单元I提供驱动信号的多条栅线12，多条栅线12均与数据线4垂直、分别位于两行子像素单元I之间。
[0049]在本发明实施例中，为了简化该阵列基板的制作流程，第一公共电极2或第二公共电极10与阵列基板的栅线12可位于同一图层，即第一公共电极2、第二公共电极10与栅线12等结构可在同一次构图工艺中形成。另外，显然，第一公共电极2或第二公共电极10与栅线12的电位不相同，因此，第一公共电极2和第二公共电极10应与栅线12绝缘，例如通过使得第一公共电极2、第二公共电极10和栅线12相互分开，互不接触来保证第一公共电极2、第二公共电极10与栅线12的绝缘。
[0050]实施例二:
[0051]本实施例提供了一种显示装置，具体的，该显示装置包括实施例一所记载的阵列基板，还包括与该阵列基板配合的彩膜基板。
[0052]具体的，如图10所示，所述彩膜基板包括黑矩阵5，所述黑矩阵5的图形包括对应阵列基板的数据线4设置的第一区域6和连接第一区域6的、对应栅线12设置的第二区域7。另外，如图11所示，还可包括对应阵列基板上的第一公共电极2设置的第三区域8。由于同一子像素单元对之间未设置有数据线4、并且位于同一子像素单元对的两子像素单元I之间的第一公共电极2可起到挡光作用，第三区域8的宽度可不受限制。
[0053]其中，结合图10和图11可知，为了防止数据线4旁的漏光区的出现，对应数据线4设置的第一区域6应向子像素单元I的中心延伸一部分，使得该第一区域6可部分覆盖对应的子像素单元I的像素电极9。如图10或图11所示，第一区域6覆盖左边的子像素单元I的宽度与覆盖右边的子像素单元I的宽度相等，均为X。在本发明实施例中，第一区域6对子像素单元I的像素电极9的覆盖宽度X优选为2?20微米。设该子像素单元I的开口区的有效高度为H，那么单个子像素单元I的被遮挡的部分的面积仅为X*H，相比现有的子像素单元(如图8所示)被遮挡的面积2*X*H，减少了一半，有效地增大了子像素单元的开口率。
[0054]在本发明实施例中，该显示装置可以为:液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
[0055]虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属【技术领域】内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【权利要求】
1.一种阵列基板，其特征在于，包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元； 同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。
2.根据权利要求1所述的阵列基板，其特征在于，子像素单元还包括位于子像素单元对的角落的薄膜晶体管，数据线位于两相邻的子像素单元对之间。
3.根据权利要求1所述的阵列基板，其特征在于，子像素单元包括像素电极； 同一子像素单元对中，两个子像素单元的像素电极均与所述第一公共电极部分重叠。
4.根据权利要求3所述的阵列基板，其特征在于，子像素单元还包括与所述第一公共电极平行、位于像素电极另一侧的第二公共电极，第二公共电极与像素电极部分重叠。
5.根据权利要求4所述的阵列基板，其特征在于，子像素单元还包括电连接第二公共电极与第一公共电极的金属走线。
6.根据权利要求2所述的阵列基板，其特征在于，还包括为子像素单元的薄膜晶体管提供驱动信号的多条栅线，多条栅线均与数据线垂直、分别位于两行子像素单元之间，所述第一公共电极与栅线位于同一图层且绝缘。
7.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的阵列基板，还包括与所述阵列基板配合的彩膜基板。
8.根据权利要求7所述的显示装置，其特征在于，所述彩膜基板包括黑矩阵，所述黑矩阵的图形包括对应阵列基板的数据线设置的第一区域和连接第一区域的、对应栅线设置的第二区域。
9.根据权利要求8所述的显示装置，其特征在于，所述第一区域部分覆盖子像素单元的像素电极。
10.根据权利要求9所述的显示装置，其特征在于，所述第一区域对子像素单元的像素电极的覆盖宽度为2?20微米。
【文档编号】G02F1/1343GK104360549SQ201410655385
【公开日】2015年2月18日 申请日期:2014年11月17日 优先权日:2014年11月17日
【发明者】郑华 申请人:深圳市华星光电技术有限公司