专利名称:液晶显示装置用阵列基板及其制造方法
技术领域：
本发明涉及液晶显示(LCD)装置。更具体地，本发明涉及具有减小的泄漏电流的液晶显示(LCD)装置用阵列基板及其制造方法。
背景技术：
通常，多晶硅薄膜晶体管(p-Si TFT)比非晶硅薄膜晶体管(a-Si TFT)具有更高的场效应迁移率和更低的光电流。因此，作为用于高清晰度液晶显示(LCD)装置和投影系统的开关器件，p-Si TFT具有优势。另外，因为p-Si TFT具有自对准结构，所以p-Si TFT比a-Si TFT具有更低的电平偏移电压。此外，因为p-Si TFT具有负(N)型和(P)型，所以利用p-Si TFT可形成互补型金属氧化物半导体(CMOS)电路。
可以直接淀积多晶硅，或者可以通过对由等离子增强化学汽相淀积(PECVD)方法或由低压化学汽相淀积(LPCVD)方法淀积的非晶硅进行晶化，来形成多晶硅。晶化非晶硅的方法可以分为固相结晶(SPC)方法、金属诱导结晶(MIC)方法、受激准分子激光器退火(ELA)方法，以及顺序横向凝固(SLS)方法。在晶化非晶硅的这些各种不同方法中，通常使用利用由受激准分子激光器生成的紫外(UV)光的ELA方法。在ELA方法中，因为在短时间段内对非晶硅层进行退火，所以即使在硅的熔化温度下，也不会劣化基板。因此，诸如玻璃基板的低成本基板可以用于利用多晶硅的LCD装置。
当将TFT用作LCD装置的像素区中的开关器件时，要求TFT具有相对低的截止电流(即，当向栅电极施加使TFT截止的电压时流过漏电极的电流)。因为p-Si TFT比a-Si TFT具有更高的场效应迁移率，所以p-Si TFT比a-Si TFT具有更高的导通电流(即，当向栅电极施加使TFT导通的电压时流过漏电极的电流)。然而，因为p-Si TFT比a-Si TFT在本征有源区与高掺杂漏区之间的结部(junction)处具有更高的泄漏电流，所以p-Si TFT比a-Si TFT具有更高的截止电流。因此，p-Si TFT在用作LCD装置的像素区中的开关器件时具有截止电流方面的缺点。
为了减小p-Si TFT的截止电流，在有源区与漏区之间形成了与漏区相比掺有更低浓度的杂质的轻掺杂漏(LDD)区。
图1是例示根据现有技术的液晶显示装置用阵列基板的显示区的横截面图。在图1中，由多晶硅制成的半导体层13在每一个像素区“P”的开关区“TrA”处形成基板10上。半导体层13包括有源区13a、位于有源区13a两侧的LDD区13b和13c、以及位于LDD区13b和13c外侧的源区13d和漏区13e。有源区13a未掺有杂质，以保持为本征硅层。另外，LDD区13b和13c掺有低浓度杂质，而源区13d和漏区13e掺有高浓度杂质。在半导体层13上形成有栅绝缘层16，而在栅绝缘层16上形成有栅电极21。在栅电极21上形成有具有第一半导体接触孔28a和第二半导体接触孔28b的层间绝缘层25。第一半导体接触孔28a和第二半导体接触孔28b分别暴露源区13d和漏区13e。在层间绝缘层25上形成有源电极30和漏电极32。源电极30通过第一半导体接触孔28a连接至源区13d，而漏电极32通过第二半导体接触孔28b连接至漏区13e。在源电极30和漏电极32上形成有钝化层35。钝化层35具有暴露漏电极32的漏极接触孔38。在钝化层35上形成有通过漏极接触孔38连接至漏电极32的像素电极40。
半导体层13分为三个区本征区(有源区13a)，低掺杂区(LDD区13b和13c)，以及高掺杂区(源区13d和漏区13e)。即使p-Si TFT的泄漏电流因LDD区13b和13c而减小，也需要针对LDD区13b和13c的附加掩模工序。因此，增加了制造成本并降低了生产合格率。
此外，在利用多晶硅的LCD装置中，在具有显示区的基板中集成了包括CMOS电路的驱动电路。
图2是例示根据现有技术的液晶显示装置用阵列基板的驱动电路区的横截面图。在图2中，在驱动电路区“DCA”中形成有具有N型TFT(nTr)和P型TFT(pTr)的CMOS逆变器。N型TFT(nTr)和P型TFT(pTr)分别包括N半导体层53和P半导体层54。N区(nA)中的N半导体层53包括N有源区53a、位于N有源区53a两侧的N LDD区53b和53c，以及位于N LDD区53b和53c外侧的N源区53d和N漏区53e。另外，P区“pA”中的P半导体层54包括P有源区54a和位于P有源区54a两侧的P源区54b和P漏区54c。因为对于CMOS逆变器的制造工序，需要针对高浓度N型杂质(n+)、高浓度P型杂质(p+)以及低浓度N型杂质(n-)的三个掺杂步骤，所以CMOS逆变器的制造工序包括至少三个掩模步骤。掩模步骤的增加造成制造成本的增加和生产合格率的下降。
发明内容因此，本发明致力于提供一种液晶显示装置，其基本上消除了因现有技术的局限和缺点而造成的一个或更多个问题。
本发明的一个优点是，提供包括具有减小的泄漏电流的多晶硅薄膜晶体管在内的液晶显示装置用阵列基板，和制造该阵列基板的方法。
本发明的另一优点是，提供包括具有多个腔部的多晶硅薄膜晶体管在内的液晶显示装置用阵列基板，和制造该阵列基板的方法。
本发明的其它特征和优点将在下面的描述中进行阐述，并且根据该描述将部分地变得清楚，或者可以通过实施本发明而获知。通过在文字说明及其权利要求
以及附图中具体指出的结构，将认识到并实现本发明的优点。
为了实现这些和其它优点，并且根据本发明的目的，如具体实现和广泛描述的，一种液晶显示装置用阵列基板包括基板，具有显示区和包围该显示区的驱动电路区；基板上的第一半导体层，位于显示区中，该第一半导体层具有有源区和位于该有源区两侧的源区和漏区；栅绝缘层，位于第一半导体层上；栅电极，位于栅绝缘层上，并且对应于有源区，该栅电极比栅绝缘层宽；层间绝缘层，位于栅电极上，具有多个半导体接触孔，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个第一腔部；源电极和漏电极，位于层间绝缘层上，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区；钝化层，位于源电极和漏电极上，具有一漏极接触孔，该漏极接触孔暴露漏电极；以及像素电极，位于钝化层上，该像素电极通过漏极接触孔接触漏电极。
在另一方面中，一种制造液晶显示装置用阵列基板的方法包括以下步骤在具有显示区和包围该显示区的驱动电路区的基板上形成第一半导体层，该第一半导体层设置在显示区中；在第一半导体层上形成栅绝缘层；在栅绝缘层上并且对应于有源区形成栅电极，该栅电极比栅绝缘层宽；利用栅电极作为掺杂掩模以高浓度杂质来掺杂第一半导体层，以在第一半导体层的中央部限定有源区，并在该有源区的两侧限定源区和漏区；在栅电极上形成具有多个半导体接触孔的层间绝缘层，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个第一腔部；在层间绝缘层上形成源电极和漏电极，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区；在源电极和漏电极上形成具有一漏极接触孔的钝化层，该漏极接触孔暴露漏电极；以及在钝化层上形成像素电极，该像素电极通过漏极接触孔接触漏电极。
在另一方面中，一种制造液晶显示装置用阵列基板的方法包括以下步骤在具有显示区和驱动电路区的基板上形成第一半导体层、第二半导体层以及第三半导体层，第一半导体层设置在显示区中，而第二半导体层和第三半导体层设置在驱动电路区中；分别在第一半导体层、第二半导体层以及第三半导体层上形成第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层；分别在第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层上形成第一栅电极、第二栅电极以及第三栅电极，该第一栅电极、第二栅电极以及第三栅电极分别比第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层宽；形成覆盖第三半导体层的第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掺杂掩模以负型的高浓度杂质(n+)来掺杂第一半导体层和第二半导体层，以在第一半导体层和第二半导体层中的每一个的中央部限定有源区，并在该有源区的两侧限定源区和漏区；去除第一光致抗蚀剂图案；形成覆盖第一半导体层和第二半导体层的第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掺杂掩模以正型的高浓度杂质(p+)来掺杂第三半导体层，以在第三半导体层的中央部限定有源区，并在该有源区的两侧限定源区和漏区；在第一栅电极、第二栅电极以及第三栅电极上形成具有多个半导体接触孔的层间绝缘层，所述多个半导体接触孔暴露第一半导体层、第二半导体层以及第三半导体层中的每一个的源区和漏区，其中，层间绝缘层、第一栅电极、第一栅绝缘层以及第一半导体层的有源区构成多个第一腔部，其中，层间绝缘层、第二栅电极、第二栅绝缘层以及第二半导体层的有源区构成多个第二腔部，并且其中，层间绝缘层、第三栅电极、第三栅绝缘层以及第三半导体层的有源区构成多个第三腔部；在层间绝缘层上形成第一源电极、第二源电极以及第三源电极和第一漏电极、第二漏电极以及第三漏电极，第一源电极和第一漏电极分别通过所述多个半导体接触孔接触第一半导体层的源区和漏区，第二源电极和第二漏电极分别通过所述多个半导体接触孔接触第二半导体层的源区和漏区，第三源电极和第三漏电极分别通过所述多个半导体接触孔接触第三半导体层的源区和漏区；在第一源电极、第二源电极以及第三源电极和第一漏电极、第二漏电极以及第三漏电极上形成具有一漏极接触孔的钝化层，该漏极接触孔暴露第一漏电极；以及在钝化层上形成像素电极，该像素电极通过漏极接触孔接触第一漏电极。
在另一方面中，一种多晶硅薄膜晶体管包括多晶硅层，位于基板上，该多晶硅层具有位于其中央部的有源区和位于该有源区两侧的源区和漏区；栅绝缘层，位于多晶硅层上；栅电极，位于栅绝缘层上，并对应于有源区，该栅电极比栅绝缘层宽；层间绝缘层，位于栅电极上，具有多个半导体接触孔，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个腔部；以及源电极和漏电极，位于层间绝缘层上，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区。
应当理解，上面的一般描述和下面的详细描述都是示例性和解释性的，旨在提供对如权利要求
所述的本发明的进一步阐释。
附图被包括进来，以提供对本发明的进一步理解，其被并入并构成本说明书的一部分，例示了本发明的实施例，并与文字说明一起用于解释本发明的原理。
在图中图1是例示根据现有技术的液晶显示装置用阵列基板的显示区的横截面图；图2是例示根据现有技术的液晶显示装置用阵列基板的驱动电路区的横截面图；图3是例示根据本发明实施例的液晶显示装置用阵列基板的显示区的横截面图；图4A到4K是示出根据本发明实施例的液晶显示装置用阵列基板的显示区的制造工序的横截面图；图5是示出根据本发明实施例的液晶显示装置用阵列基板的驱动电路区的横截面图；以及图6A到6D是示出根据本发明实施例的液晶显示装置用阵列基板的驱动电路区的制造工序的横截面图。
具体实施方式下面，对本发明的实施例进行详细说明，在附图中例示了其示例。
图3是例示根据本发明实施例的液晶显示装置用阵列基板的显示区的横截面图。例如，图3可以示出在液晶显示(LCD)装置的像素区中的薄膜晶体管(TFT)。
在图3中，基板110包括具有开关区“TrA”的像素区“P”。在基板110上的开关区“TrA”中形成有由多晶硅制成的半导体层115，而在半导体层115上形成有栅绝缘层119。半导体层115具有由本征多晶硅制成的有源区115a、115b以及115c和由掺杂了杂质的多晶硅制成的源区115d和漏区115e。源区115d和漏区115e具有高浓度的掺杂杂质。在栅绝缘层119上形成有栅电极125。有源区115a、115b以及115c对应于栅电极125。在栅电极125和通过栅电极125暴露的半导体层115上形成有层间绝缘层130。层间绝缘层130具有分别暴露源区115d和漏区115e的第一半导体接触孔136a和第二半导体接触孔136b。在层间绝缘层130上形成有源电极140和漏电极142。源电极140通过第一半导体接触孔136a连接至源区115d，而漏电极142通过第二半导体接触孔136b连接至漏区115e。在源电极140和漏电极142上形成有钝化层150。钝化层150具有暴露漏电极142的漏极接触孔153。在钝化层150上形成有一像素电极160，并且该像素电极160通过漏极接触孔153连接至漏电极142。
具体地，由多晶硅制成的半导体层115具有未掺杂质的有源区115a、115b以及115c和掺有高浓度杂质的源区115d和漏区115e。半导体层115没有掺有低浓度杂质的轻掺杂漏(LDD)区。有源区115分成第一有源区115a、第二有源区115b以及第三有源区115c。第一有源区115a覆盖有栅绝缘层119。第二有源区115b和第三有源区115c设置在第一有源区115a的两侧，并且与栅电极125和层间绝缘层130一起形成腔部133a和133b。腔部133a和133b可以填充有空气、惰性气体以及真空中的一种。
结果，栅绝缘层119形成在第一有源区115a上，而不是形成在第二有源区115b和第三有源区115c上。另外，与有源区115a、115b以及115c相对应的栅电极125比栅绝缘层119具有更大的尺寸，而且层间绝缘层130形成在栅电极125、源区115d以及漏区115e上。因此，由栅电极125和层间绝缘层130包围第二有源区115b和第三有源区115c上的空间，以形成腔部133a和133b。因为在栅电极125与第二有源区115b之间和在栅电极125与第三有源区115c之间设置有代替栅绝缘层119的空气、惰性气体以及真空中的一种，所以在第二有源区115b和第三有源区115c中减小了因栅电极125而造成的电场(或电位移)。因此，减小了来自不同掺杂区之间的漏结部的场发射，由此改进了泄漏电流并提高了可靠性。
当在整个有源层上形成有栅绝缘层时，在漏结部中生成的热载流子通过栅绝缘层注入栅电极，从而增大了薄膜晶体管(TFT)的泄漏电流。然而，在图3的TFT中，因为在第二有源区115b和第三有源区115c上形成了腔部133a和133b，所以在漏结部中，即在第二有源区115b与源区115d之间和在第三有源区115c与漏区115e之间的部分中，生成的热载流子很少通过腔部133a和133b注入到栅电极125。结果，减小了图3的TFT的泄漏电流。
由无机绝缘材料制成的栅绝缘层119在真空的介电常数大约是1时，具有大约2到大约8的范围内的介电常数，而由空气、惰性气体以及真空中的一种构成的腔部133a和133b具有大约1.0005的介电常数。例如，由硅氧化物(SiO2)制成的栅绝缘层可以具有大约4的介电常数，而由硅氮化物(SiNx)制成的栅绝缘层可以具有大约8的介电常数。因为由空气、惰性气体以及真空中的一种构成的腔部133a和133b比由无机绝缘材料制成的栅绝缘层具有更低的介电常数，所以减小了泄漏电流。
图4A到4K是示出根据本发明实施例的液晶显示装置用阵列基板的显示区的制造工序的横截面图。
在图4A中，在基板110上形成由多晶硅制成的半导体层115。多晶硅可以通过形成非晶硅层并晶化该非晶硅层来形成，或者可以通过淀积多晶硅层来形成。另外，半导体层115可以具有岛状形状。
在图4B中，通过淀积诸如硅氧化物(SiO2)和硅氮化物(SiNx)的无机绝缘材料，在半导体层115上形成第一绝缘层117。接着，通过淀积诸如铝(Al)、铝(Al)合金(例如，铝钕合金(AlNd))、钼(Mo)以及钼(Mo)合金的第一金属材料，在第一绝缘层117上形成第一金属层124。通过顺序地淀积至少两种金属材料，使得第一金属层124可以具有双层结构(举例来说，Mo/Al(Nd))。
在图4C中，在第一金属层124上形成光致抗蚀剂(PR)层(未示出)，接着在PR层上淀积具有遮光区和透光区的掩模(未示出)。在通过掩模对PR层进行曝光之后，对PR层进行显影，以在第一金属层124上形成PR图案181。
在图4D中，利用PR图案作为刻蚀掩模来刻蚀(图4C中的)第一金属层124，以在第一绝缘层117上与半导体层115的中央部相对应地形成栅电极125。即使在图4D中未示出，也在第一绝缘层117上形成了连接至栅电极125的选通线。栅电极125可以从选通线延伸到像素区“P”。
在图4E中，利用PR图案181作为刻蚀掩模顺序地刻蚀(图4D中的)第一绝缘层117，以在栅电极125与半导体层115之间形成预栅绝缘层118。因此，预栅绝缘层118具有与栅电极125和选通线相同的形状。
在图4F中，利用PR图案181作为刻蚀掩模进一步刻蚀(图4E中的)预栅绝缘层118，以形成栅绝缘层119。结果，过刻蚀了(图4D中的)第一绝缘层117，以形成栅绝缘层119，而且栅绝缘层119比栅电极125具有更小的尺寸。通过过刻蚀，栅绝缘层119可以具有相对于栅电极125的底切(undercut)结构，从而栅电极125和栅绝缘层119可以具有倒悬(overhang)形状。栅绝缘层119的尺寸可以由刻蚀溶液浓度和刻蚀时间来调节。
在图4G中，利用PR图案181作为掺杂掩模，对半导体层115掺杂高浓度杂质，以限定有源区115a、115b以及115c和位于有源区115a、115b以及115c两侧的源区115d和漏区115e。例如，可以通过离子注入方法或离子簇射(shower)方法来执行掺杂步骤。当使用正(P)型杂质时，获得了具有P沟道的P型TFT。另外，当使用负(N)型杂质时，获得了具有N沟道的N型TFT。因为将用于形成栅电极125和栅绝缘层119的PR图案181用作掺杂掩模，所以不需要用于掺杂的附加掩模工序。在掺杂步骤之后去除PR图案181。在另一实施例中，可以在掺杂之前去除PR图案181，而且可以将栅电极125用作掺杂掩模。
结果，有源区115a、115b以及115c未掺杂N型或P型的高浓度杂质(n+或p+)，而源区115d和漏区115e掺杂了N型或P型的高浓度杂质(n+或p+)。有源区115a、115b以及115c可以分成第一、第二以及第三有源区115a、115b以及115c。栅绝缘层119和栅电极125顺序地形成在第一有源区115a上，并且栅电极125形成在第二有源区115b和第三有源区115c上方，而在其间具有插入间隙。栅电极125与第二有源区115b和第三有源区115c隔开。最后，第一有源区115a设置在半导体层115的中央部处，而源区115d和漏区115e设置在半导体层115的侧部。第二有源区115b设置在第一有源区115a与源区115d之间，而第三有源区115c设置在第一有源区115a与漏区115e之间。
在图4H中，通过淀积诸如硅氧化物(SiO2)和硅氮化物(SiNx)的无机绝缘材料，在栅电极125和选通线(未示出)上形成层间绝缘层130。因为第二有源区115b和第三有源区115c被栅电极125遮挡，所以，在第二有源区115b和第三有源区115c上未形成层间绝缘层130。因此，层间绝缘层130、栅电极125、栅绝缘层119，以及第二有源区115b和第三有源区115c形成了第一腔部133a和第二腔部133b。通过掩模工序对层间绝缘层130进行构图，以形成分别暴露源区115d和漏区115e的第一半导体接触孔136a和第二半导体接触孔136b。
在图4I中，通过淀积诸如铝(Al)、铝(Al)合金、铬(Cr)、钼(Mo)、铜(Cu)以及铜(Cu)合金的第二金属材料并对其进行构图，在开关区“TrA”处的层间绝缘层130上形成源电极140和漏电极142。同时，在层间绝缘层130上形成数据线(未示出)。将数据线与选通线交叉，以限定像素区“P”。源电极140延伸自数据线，并通过第一半导体接触孔136a接触源区115d。漏电极142与源电极140隔开，并且漏电极142通过第二半导体接触孔136b接触漏区115e。半导体层115、栅电极125、源电极140以及漏电极142构成薄膜晶体管(TFT)“Tr”。因为在驱动电路区中不需要用于驱动液晶层的像素电极，所以在随后的工序中通过在开关器件上形成钝化层，来完成驱动电路区。
在图4J中，通过淀积无机绝缘材料(如硅氧化物(SiO2)和硅氮化物(SiNx))和有机绝缘材料(如苯并环丁烯(benzocyclobutene)(BCB)和丙烯酸树脂)中的一种，在源电极140和漏电极142上形成钝化层150。通过掩模工序对钝化层150进行构图，以形成暴露漏电极142的漏极接触孔153。
在图4K中，通过淀积诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料并对其进行构图，在每一个像素区“P”中的钝化层上形成像素电极160。像素电极160通过漏极接触孔153接触漏电极142。结果，完成了液晶显示装置用阵列基板。
根据本发明的液晶显示装置包括其中形成有像素TFT和像素电极的显示区和其中形成有集成驱动电路的驱动电路区。驱动电路区可以设置在显示区的周缘处。驱动电路可以具有多个开关器件，并且所述多个开关器件可以与像素区中的TFT同时形成在同一基板上。驱动电路可以包括作为基本器件的互补型金属氧化物半导体(CMOS)逆变器。CMOS逆变器包括N型TFT和P型TFT。因为CMOS逆变器包括两种类型的TFT，所以针对CMOS逆变器的掺杂步骤不同于针对像素TFT的掺杂步骤。因此，在针对CMOS逆变器的制造步骤中，将主要例示掺杂步骤，而简要例示其它步骤。
图5是示出根据本发明实施例的液晶显示装置用阵列基板的驱动电路区的横截面图。
在图5中，驱动电路区“DCA”中的CMOS逆变器包括N型TFT“nTr”和P型TFT“pTr”。N型TFT“nTr”包括在侧部具有N源区215d和N漏区215e的N半导体层215。N半导体层215还包括位于中央部的第一N有源区215a，和位于第一N有源区215a两侧的第二有源区215b和第三N有源区215c。结果，第二N有源区215b设置在第一N有源区215a与N源区215d之间，而第三N有源区215c设置在第一N有源区215a与N漏区215e之间。N源区215d和N漏区215e掺有高浓度的N型杂质(n+)，而第一、第二以及第三N有源区215a、215b以及215c未掺杂质，以保持为本征多晶硅。在第一N有源区215a上形成有N栅绝缘层219，而在N栅绝缘层219上形成有N栅电极225。因为N栅绝缘层219比N栅电极225具有更小的尺寸，所以在N栅电极225与第二N有源区215b之间和在N栅电极225与第三N有源区215c之间形成了N腔部233a和233b。
类似地，P型TFT“pTr”包括具有P源区216d和P漏区216e在内的P半导体层216。P半导体层216还包括位于中央部的第一P有源区216a，和位于第一P有源区216a两侧的第二P有源区216b和第三P有源区216c。结果，第二P有源区216b设置在第一P有源区216a与P源区216d之间，而第三P有源区216c设置在第一P有源区216a与P漏区216e之间。P源区216d和P漏区216e掺有高浓度的P型杂质(p+)，而第一、第二以及第三P有源区216a、216b以及216c都未掺杂质，以保持为本征多晶硅。在第一P有源区216a上形成有P栅绝缘层220，而在P栅绝缘层220上形成有P栅电极226。因为P栅绝缘层220比P栅电极226具有更小的尺寸，所以在P栅电极226与第二P有源区216b之间和在P栅电极226与第三P有源区216c之间形成了P腔部234a和234b。因此，N型TFT“nTr”和P型TFT“pTr”都具有相应的填充有空气、惰性气体以及真空中的一种的腔部233a、233b、234a以及234b。
图6A到6D是示出根据本发明实施例的液晶显示装置用阵列基板的驱动电路区的制造工序的横截面图。
在图6A中，在驱动电路区“DCA”中的基板210包括其中形成有N型TFT的N区“nA”和其中形成有P型TFT的P区“pA”。在基板210上，分别在N区“nA”和P区“pA”中形成了N半导体层215和P半导体层216。N半导体层215和P半导体层216可以包括多晶硅。分别在N半导体层215和P半导体层216上形成了N栅绝缘层219和P栅绝缘层220。另外，分别在N栅绝缘层219和P栅绝缘层220上形成了N栅电极225和P栅电极226。N栅绝缘层219和P栅绝缘层220是通过利用N栅电极225和P栅电极226作为刻蚀掩模来过刻蚀第一绝缘层(未示出)来形成的。因此，N栅绝缘层219具有一底切结构，其中，N栅绝缘层219比N栅电极225具有更小的尺寸。类似地，P栅绝缘层220具有一底切结构，其中，P栅绝缘层220比P栅电极226具有更小的尺寸。另外，成对的N栅电极225和N栅绝缘层219和成对的P栅电极226和P栅绝缘层220中的每一对都具有倒悬形状。在形成了N栅绝缘层219和P栅绝缘层220之后，可以通过剥离方法，去除N栅电极225和P栅电极226上的第一PR图案(未示出)。
在图6B中，通过涂敷PR材料并对其进行曝光和显影，在P栅电极226上形成第二PR图案281。第二PR图案281可以覆盖P区“pA”的整个表面，或者可以覆盖P半导体层216。即使在图6B中未示出，显示区的位于开关区中的像素TFT，在像素TFT具有N型时也未覆盖有第二PR图案281。当在另一实施例中像素TFT具有P型时，像素TFT覆盖有第二PR图案281。
接下来，利用第二图案281和N栅电极225作为掺杂掩模，对N半导体层215掺杂高浓度的N型杂质(n+)。因此，在N半导体层215中限定了未掺N型杂质的N有源区215a、215b以及215c和掺有N型杂质的N源区215d和N漏区215e。N有源区215a、215b以及215c对应于N栅电极225，而N源区215d和N漏区215e对应于N栅电极225外侧的暴露部。另外，N有源区215a、215b以及215c可以分成第一、第二以及第三N有源区215a、215b以及215c。第一N有源区215a设置在N半导体层215的中央部，而N栅绝缘层219形成在第一N半导体层215上。第二N有源区215b和第三N有源区215c设置在第一N有源区215a的两侧，并且N栅电极225与第二N有源区215b和第三N有源区215c隔开，而无插入的绝缘层。因为第二PR图案281阻挡了N型杂质，所以P半导体层216未掺杂N型杂质，以保持为本征多晶硅。
在图6C中，在去除第二PR图案之后，通过涂敷PR材料并对其进行曝光和显影，在N栅电极225上形成第三PR图案283。第三PR图案283可以覆盖N区“nA”的整个表面，或者可以覆盖N半导体层215。即使在图6C中未示出，显示区的位于开关区中的像素TFT在像素TFT具有N型时也覆盖有第三PR图案283。当在另一实施例中像素TFT具有P型时，像素TFT未覆盖有第三PR图案283。
接下来，利用第三PR图案283和P栅电极226作为掺杂掩模，对P半导体层216掺杂高浓度的P型杂质(p+)。因此，在P半导体层216中限定了未掺P型杂质的P有源区216a、216b以及216c和掺有P型杂质的P源区216d和P漏区216e。P有源区216a、216b以及216c对应于P栅电极226，而P源区216d和P漏区216e对应于P栅电极226外侧的暴露部。另外，P有源区216a、216b以及216c可以分成第一、第二以及第三P有源区216a、216b以及216c。第一P有源区216a设置在P半导体层216的中央部，而P栅绝缘层220形成在第一P半导体层216上。第二P有源区216b和第三P有源区216c设置在第一P有源区216a的两侧，并且P栅电极226与第二P有源区216b和第三P有源区216c隔开，而无插入的绝缘层。因为第三PR图案283阻挡了P型杂质，所以N半导体层215未掺有P型杂质。
因此，通过与针对具有LDD结构的N和P半导体层的三道掩模工序相比简化的二道掩模工序，完成了N半导体层215和P半导体层216。结果，提高了生产合格率，并且降低了制造成本。
即使在本实施例中在利用P型杂质的掺杂步骤之前执行了利用N型杂质的掺杂步骤，在另一实施例中也可以在利用P型杂质的掺杂步骤之后执行利用N型杂质的掺杂步骤。例如，在对P区“pA”掺杂P型杂质而对N区“nA”覆盖PR图案之后，对N区“nA”掺杂N型杂质而对P区“pA”覆盖PR图案。
在图6D中，通过淀积无机绝缘材料，在N栅电极225和P栅电极226上形成了层间绝缘层230，并对层间绝缘层230进行构图，以形成第一N半导体接触孔236a和第二N半导体接触孔236b，以及第一P半导体接触孔237a和第二P半导体接触孔237b。第一N半导体接触孔236a和第二N半导体接触孔236b分别暴露N源区215d和N漏区215e。另外，第一P半导体接触孔237a和第二P半导体接触孔237b分别暴露P源区216d和P漏区216e。
因为N栅绝缘层219比N栅电极225具有更小的尺寸，所以在N栅电极225与第二N有源区215b之间和在N栅电极225与第三N有源区215c之间形成了包围有层间绝缘层230的N腔部233a和233b。另外，因为P栅绝缘层220比P栅电极226具有更小的尺寸，所以在P栅电极226与第二P有源区216b之间和在P栅电极226与第三P有源区216c之间形成了包围有层间绝缘层230的P腔部234a和234b。因此，N型TFT“nTr”和P型TFT“pTr”都具有相应的填充有空气、惰性气体以及真空中的一种的腔部233a、233b、234a以及234b。
通过淀积金属材料并对其进行构图，在层间绝缘层230上形成了N源电极240、N漏电极242、P源电极244以及P漏电极246。N源电极240和N漏电极242相互隔开，并且P源电极244和P漏电极246相互隔开。N源电极240通过第一N半导体接触孔236a接触N源区215d，而N漏电极242通过第二N半导体接触孔236b接触N漏区215e。类似地，P源电极244通过第一P半导体接触孔237a接触P源区216d，而P漏电极246通过第二P半导体接触孔237b接触P漏区216e。
在N源电极240和N漏电极242上和P源电极244和P漏电极246上形成钝化层250，由此在驱动电路区“DCA”中完成CMOS逆变器。对钝化层250进行构图，以在像素区的(图3中的)开关区“TrA”中形成暴露像素TFT的漏电极的漏极接触孔。通过淀积诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料并对其进行构图，在每一个像素区中的钝化层250上形成了像素电极。像素电极通过漏极接触孔接触像素TFT的漏电极。
因此，在根据本发明的液晶显示装置中，在由本征硅制成的第一有源区与由掺有高浓度杂质的硅制成的源区之间形成了由本征硅制成的第二有源区，而在由掺有高浓度杂质的硅制成的漏区与由本征硅制成的第一有源区之间形成了由本征硅制成的第三有源区。因此，减小了第二和第三有源区中的电场和因该电场而在结部造成的场发射。结果，减小了泄漏电流并提高了可靠性。另外，因为在没有形成LDD区的情况下减小了多晶硅TFT的泄漏电流，所以提高了生产合格率并降低了制造成本。
本领域技术人员应当明白，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，本发明将覆盖落入所附权利要求
及其等同物的范围内的对本发明的各种修改和变型。
权利要求
1.一种液晶显示装置用阵列基板，包括基板，具有显示区和包围该显示区的驱动电路区；基板上的第一半导体层，位于显示区中，该第一半导体层具有有源区和位于该有源区两侧的源区和漏区；栅绝缘层，位于第一半导体层上；栅电极，位于栅绝缘层上，并且对应于有源区，该栅电极比栅绝缘层宽；层间绝缘层，位于栅电极上，具有多个半导体接触孔，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个第一腔部；源电极和漏电极，位于层间绝缘层上，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区；钝化层，位于源电极和漏电极上，具有一漏极接触孔，该漏极接触孔暴露漏电极；以及像素电极，位于钝化层上，该像素电极通过漏极接触孔接触漏电极。
2.根据权利要求
1所述的液晶显示装置用阵列基板，其中，栅电极和栅绝缘层具有倒悬形状。
3.根据权利要求
1所述的液晶显示装置用阵列基板，其中，第一半导体层包括多晶硅。
4.根据权利要求
1所述的液晶显示装置用阵列基板，其中，源区和漏区掺有负型的高浓度杂质(n+)和正型的高浓度杂质(p+)中的一种。
5.根据权利要求
1所述的液晶显示装置用阵列基板，其中，有源区包括本征硅。
6.根据权利要求
1所述的液晶显示装置用阵列基板，其中，有源区包括第一有源区、第二有源区以及第三有源区，第一有源区对应于栅绝缘层，第二有源区设置在第一有源区与源区之间，第三有源区设置在第一有源区与漏区之间。
7.根据权利要求
1所述的液晶显示装置用阵列基板，其中，所述多个第一腔部填充有空气、惰性气体以及真空中的一种。
8.根据权利要求
1所述的液晶显示装置用阵列基板，还包括连接到栅电极的选通线；和与选通线交叉并连接到源电极的数据线。
9.根据权利要求
1所述的液晶显示装置用阵列基板，还包括驱动电路，该驱动电路具有位于驱动电路区中的互补型金属氧化物半导体逆变器，其中，该互补型金属氧化物半导体逆变器包括N型薄膜晶体管，包括第二半导体层；和P型薄膜晶体管，包括第三半导体层，其中，N型薄膜晶体管和P型薄膜晶体管分别具有多个第二腔部和多个第三腔部。
10.根据权利要求
9所述的液晶显示装置用阵列基板，其中，第二半导体层和第三半导体层包括多晶硅。
11.根据权利要求
9所述的液晶显示装置用阵列基板，其中，第二半导体层包括N有源区、N源区以及N漏区，N源区和N漏区设置在N有源区的两侧，并掺有负型的高浓度杂质(n+)，并且其中，第三半导体层包括P有源区、P源区以及P漏区，P源区和P漏区设置在P有源区的两侧，并掺有正型的高浓度杂质(p+)。
12.一种制造液晶显示装置用阵列基板的方法，包括以下步骤在具有显示区和包围该显示区的驱动电路区的基板上形成第一半导体层，该第一半导体层设置在显示区中；在第一半导体层上形成栅绝缘层；在栅绝缘层上并且对应于有源区形成栅电极，该栅电极比栅绝缘层宽；利用栅电极作为掺杂掩模以高浓度杂质来掺杂第一半导体层，以在第一半导体层的中央部限定有源区，并在该有源区的两侧限定源区和漏区；在栅电极上形成具有多个半导体接触孔的层间绝缘层，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个第一腔部；在层间绝缘层上形成源电极和漏电极，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区；在源电极和漏电极上形成具有一漏极接触孔的钝化层，该漏极接触孔暴露漏电极；以及在钝化层上形成像素电极，该像素电极通过漏极接触孔接触漏电极。
13.根据权利要求
12所述的方法，其中，所述形成第一半导体层的步骤包括以下步骤在基板上形成非晶硅层；晶化非晶硅层，以形成多晶硅层；以及对多晶硅层进行构图，以形成第一半导体层。
14.根据权利要求
12所述的方法，其中，所述形成栅绝缘层的步骤和所述形成栅电极的步骤包括以下步骤在第一半导体层上形成包括无机绝缘材料的绝缘层；在绝缘层上形成金属层；对金属层进行构图，以形成栅电极；以及利用栅电极作为刻蚀掩模来过刻蚀绝缘层，以形成栅绝缘层。
15.根据权利要求
12所述的方法，其中，高浓度杂质具有负型和正型中的一种。
16.根据权利要求
12所述的方法，其中，层间绝缘层包括无机绝缘材料。
17.根据权利要求
12所述的方法，还包括以下步骤形成连接到栅电极的选通线；和形成与选通线交叉并连接到源电极的数据线。
18.一种制造液晶显示装置用阵列基板的方法，包括以下步骤在具有显示区和驱动电路区的基板上形成第一半导体层、第二半导体层以及第三半导体层，第一半导体层设置在显示区中，而第二半导体层和第三半导体层设置在驱动电路区中；分别在第一半导体层、第二半导体层以及第三半导体层上形成第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层；分别在第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层上形成第一栅电极、第二栅电极以及第三栅电极，该第一栅电极、第二栅电极以及第三栅电极分别比第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层宽；形成覆盖第三半导体层的第一光致抗蚀剂图案；利用第一光致抗蚀剂图案作为掺杂掩模以负型的高浓度杂质(n+)来掺杂第一半导体层和第二半导体层，以在第一半导体层和第二半导体层中的每一个的中央部限定有源区，并在该有源区的两侧限定源区和漏区；去除第一光致抗蚀剂图案；形成覆盖第一半导体层和第二半导体层的第二光致抗蚀剂图案；利用第二光致抗蚀剂图案作为掺杂掩模以正型的高浓度杂质(p+)来掺杂第三半导体层，以在第三半导体层的中央部限定有源区，并在该有源区的两侧限定源区和漏区；在第一栅电极、第二栅电极以及第三栅电极上形成具有多个半导体接触孔的层间绝缘层，所述多个半导体接触孔暴露第一半导体层、第二半导体层以及第三半导体层中的每一个的源区和漏区，其中，层间绝缘层、第一栅电极、第一栅绝缘层以及第一半导体层的有源区构成多个第一腔部，其中，层间绝缘层、第二栅电极、第二栅绝缘层以及第二半导体层的有源区构成多个第二腔部，并且其中，层间绝缘层、第三栅电极、第三栅绝缘层以及第三半导体层的有源区构成多个第三腔部；在层间绝缘层上形成第一源电极、第二源电极以及第三源电极和第一漏电极、第二漏电极以及第三漏电极，第一源电极和第一漏电极分别通过所述多个半导体接触孔接触第一半导体层的源区和漏区，第二源电极和第二漏电极分别通过所述多个半导体接触孔接触第二半导体层的源区和漏区，第三源电极和第三漏电极分别通过所述多个半导体接触孔接触第三半导体层的源区和漏区；在第一源电极、第二源电极以及第三源电极和第一漏电极、第二漏电极以及第三漏电极上形成具有一漏极接触孔的钝化层，该漏极接触孔暴露第一漏电极；以及在钝化层上形成像素电极，该像素电极通过漏极接触孔接触第一漏电极。
19.根据权利要求
18所述的方法，其中，所述形成第一半导体层、第二半导体层以及第三半导体层的步骤包括以下步骤在基板上形成非晶硅层；晶化非晶硅层，以形成多晶硅层；以及对多晶硅层进行构图，以形成第一半导体层、第二半导体层以及第三半导体层。
20.根据权利要求
18所述的方法，其中，所述形成第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层的步骤和所述形成第一栅电极、第二栅电极以及第三栅电极的步骤包括以下步骤在第一半导体层、第二半导体层以及第三半导体层上形成包括无机绝缘材料的绝缘层；在绝缘层上形成金属层；对金属层进行构图，以形成第一栅电极、第二栅电极以及第三栅电极；以及利用第一栅电极、第二栅电极以及第三栅电极作为刻蚀掩模来过刻蚀绝缘层，以形成第一栅绝缘层、第二栅绝缘层以及第三栅绝缘层。
21.一种多晶硅薄膜晶体管，包括多晶硅层，位于基板上，该多晶硅层具有位于其中央部的有源区和位于该有源区两侧的源区和漏区；栅绝缘层，位于多晶硅层上；栅电极，位于栅绝缘层上，并对应于有源区，该栅电极比栅绝缘层宽；层间绝缘层，位于栅电极上，具有多个半导体接触孔，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个腔部；以及源电极和漏电极，位于层间绝缘层上，该源电极和漏电极通过所述多个半导体接触孔接触源区和漏区。
22.根据权利要求
21所述的多晶硅薄膜晶体管，其中，栅电极和栅绝缘层具有倒悬形状。
23.根据权利要求
21所述的多晶硅薄膜晶体管，其中，有源区包括本征硅，而源区和漏区掺有多种高浓度杂质中的一种。
24.根据权利要求
21所述的多晶硅薄膜晶体管，其中，所述多个腔部填充有空气、惰性气体以及真空中的一种。
专利摘要
液晶显示装置用阵列基板及其制造方法。液晶显示装置用阵列基板包括基板，具有显示区和包围该显示区的驱动电路区；基板上的第一半导体层，位于显示区中，具有有源区和位于该有源区两侧的源区和漏区；第一半导体层上的栅绝缘层；栅绝缘层上的栅电极，对应于有源区，比栅绝缘层宽；栅电极上的层间绝缘层，具有多个半导体接触孔，所述多个半导体接触孔暴露源区和漏区，其中，该层间绝缘层、栅电极、栅绝缘层以及有源区构成多个第一腔部；层间绝缘层上的源电极和漏电极，通过所述多个半导体接触孔接触源区和漏区；源电极和漏电极上的钝化层，具有暴露漏电极的漏极接触孔；以及钝化层上的像素电极，该像素电极通过漏极接触孔接触漏电极。
文档编号G02F1/1333GK1991451SQ200610091353
公开日2007年7月4日 申请日期2006年6月15日
发明者郭种旭 申请人:Lg.菲利浦Lcd株式会社导出引文BiBTeX, EndNote, RefMan