及从第二绝 缘保护层116露出的像素电极114和第一绝缘层112。利用第六道光罩制程在薄膜晶体管 阵列基板100的显示区域外围于第三绝缘保护层117形成通孔（图未绘示）用于制作周边 连线，此为本领域技术人员所熟知技术，在此不再赘述。在本实施例中，第三绝缘保护层117 例如是由氮化硅（SiNx)形成的钝化层（PV，Passivation)，且第三绝缘保护层117的厚度 为200 ~ 5000 A,优选的，在本实施例中第三绝缘保护层117的厚度例如为2000A，即 第三绝缘保护层117的厚度小于第二绝缘保护层116的厚度。
[0041] 步骤S7 :请参照图4G，利用第七道光罩制程在第三绝缘保护层117上形成公共电 极118。公共电极118位于像素电极114的上方。公共电极118是由氧化铟锡（IT0, Indium Tin Oxide)等透明导电材料制成，但并不以此为限。
[0042] 如图3和图4G所示，薄膜晶体管阵列基板100包括大致沿着水平方向设置的多 条扫描线101和大致沿着竖直方向设置的多条数据线102,且多条扫描线101和多条数据 线102相互交叉限定出多个像素区域P，扫描线101和数据线102交叉位置处设置有薄膜 晶体管。对应每个像素区域P的薄膜晶体管阵列基板100包括基板110、第一金属层111、 第一绝缘保护层112、半导体层113、像素电极114、第二金属层115、第二绝缘保护层116、 第三绝缘保护层117和公共电极118。第一金属层111形成在基板110上。基板110例如 是透明基板110,第一金属层111例如是栅极，并与对应的扫描线101电性连接。第一绝缘 保护层112形成在基板110上并覆盖第一金属层111。半导体层113形成在第一绝缘保护 层112上并位于第一金属层111上方。像素电极114形成在未覆盖半导体层113的第一绝 缘保护层112上并与半导体层113间隔设置。第二金属层115形成在半导体层113上，并 使第二金属层115与像素电极114连接。第二金属层115包括源极115a和漏极115b。源 极115a和漏极115b彼此分隔并分别与半导体层113直接接触而覆盖部分的半导体层113。 源极115a与对应的数据线102电连接，且漏极115b呈折弯的条状并位于相邻两条数据线 102之间的像素区域P并与像素电极114电连接，也即漏极115b -端与半导体层113电连 接，另一端与像素电极114电连接。第二绝缘保护层116形成在第二金属层115上并覆盖 源极115a、漏极115b、从源极115a和漏极115b之间露出部分的半导体层113以及数据线 102和扫描线101。第三绝缘保护层117形成在第一绝缘保护层112上并覆盖第二绝缘保 护层116以及从第二绝缘保护层116露出的像素电极114和第一绝缘保护层112。公共电 极118形成在第三绝缘保护层117上，并位于像素电极114的上方。图5是本发明较佳实 施例的薄膜晶体管阵列基板沿图3中的V-V线的剖面结构示意图。如图5所示，基板110 的数据线102上覆盖有厚度为5 0 0 0 A的第二绝缘保护层116和厚度为2 0 0 0 A的第三 绝缘保护层117,但数据线102两侧的像素区域P内只覆盖有厚度为？ 〇〇〇 A的第三绝缘 保护层117。因此，相邻两个像素区域P与位于两个像素区域P之间的数据线102区域会存 在大约5 000 A厚度的段差。
[0043] 本发明的薄膜晶体管阵列基板100应用于液晶显示装置300,图6是本发明的液晶 显示装置的数据线位置的局部剖视结构示意图。请参照图6,具体地，液晶显示装置300包 括作为下基板的薄膜晶体管阵列基板100和与薄膜晶体管阵列基板100相对设置的上基板 310 (例如彩色滤光基板等）以及设置在下基板（薄膜晶体管阵列基板100)和上基板310 之间的液晶层312。值得一提的是，上基板310位于面向液晶层312的一侧设有第一配向 膜311，作为下基板的薄膜晶体管阵列基板100位于面向液晶层312的一侧设有第二配向膜 119,即第一配向膜311与第二配向膜119彼此相对设置，且第一配向膜311与第二配向膜 119之间为液晶层312。如图6所示，相邻两个像素区域P与位于两个像素区域P之间的数 据线102区域会存在大约5 0 0 0 A厚度的段差，所以，在第三绝缘保护层117上设置第二配 向膜119时，覆盖在数据线102与相邻两个像素区域P之间同样会出现近5 0 0 0 Λ厚度的 断差。因此，当液晶显不装置300的上基板310和下基板之间的液晶层312为正性液晶时， 第二配向膜119的摩擦方向与数据线102的长度方向具有6~7度夹角。当液晶显示装置 300显示时，其像素区域P的数据线102两侧不会产生暗态漏光现象。但是，当液晶显示装 置300的上基板310和下基板之间的液晶层312为负性液晶时，第二配向膜119的摩擦方 向与数据线102的长度方向具有83~84度夹角。当液晶显示装置300显示时，其像素区 域P的数据线102两侧会产生暗态漏光现象。此时需要采用光配向的方法，利用紫外光对 第二配向膜119进行非接触式配向，从而避免了采用负性液晶层所导致的液晶排列配向的 问题，从而避免像素区域P的数据线102两侧产生暗态漏光现象。例如，可以采用LCD模拟 软件（例如DMOS. 2D)检测数据线102左右两侧的像素区域P的漏光情况。
[0044]图7是具有本发明较佳实施例的薄膜晶体管阵列基板的液晶显示装置与现有的 液晶显示装置的穿透率-电压的效果对比图。请参阅图7,曲线①为具有本实施例的薄膜 晶体管阵列基板100的液晶显示装置300的穿透率与电压的关系曲线，而曲线②为具有现 有的六道光罩制成制作的薄膜晶体管阵列基板的液晶显示装置的穿透率与电压的关系曲 线，而曲线③为具有现有的七道光罩制成制作的薄膜晶体管阵列基板的液晶显示装置的穿 透率与电压的关系曲线。如图7所示，穿透率随电压增大逐渐增大并慢慢趋于稳定，在相 同电压下，具有本实施例的薄膜晶体管阵列基板100的液晶显示装置300具有更高的穿透 率。图8是具有本发明较佳实施例的薄膜晶体管阵列基板的液晶显示装置与现有的液晶显 示装置的穿透率-时间的效果对比图。请参阅图8,曲线①为具有本实施例的薄膜晶体管 阵列基板100的液晶显示装置300的穿透率与时间的关系曲线，而曲线②为具有现有的六 道光罩制成制作的薄膜晶体管阵列基板的液晶显示装置的穿透率与时间的关系曲线。而曲 线③为具有现有的七道光罩制成制作的薄膜晶体管阵列基板的液晶显示装置的穿透率与 时间的关系曲线。如图8所示，随时间推移，曲线①、曲线②和曲线③表现出相同变化趋势， 从20ms起，穿透率快速增大并达到稳定值，该稳定值持续一段时间后下降，曲线①反映出 具有本实施例的薄膜晶体管阵列基板100的液晶显示装置300的穿透率更高。在饱和电压 下，具有本发明的薄膜晶体管阵列基板100的液晶显示装置300的开口率（AR)为49. 92%， 穿透率（Tr)为3. 85%，负载（Cdate)为60. 5,响应时间（RT)为33. 96,现有的六道光罩制 成制作的薄膜晶体管阵列基板的液晶显示装置的开口率（AR)为49.92%，穿透率（Tr)为 3. 69%，负载（Cdate)为70. 32,响应时间（RT)为38. 79,现有的七道光罩制成制作的薄膜 晶体管阵列基板的液晶显示装置的开口率（AR)为44.98%，穿透率（Tr)为3. 52%，负载 (Cdate)为60. 5,响应时间（RT)为32. 95。因此，在相同像素区域尺寸（如20 μ mX 60 μ m)、 相同的盒厚（如3. 2 μπι)、相同的液晶下，具有本发明的薄膜晶体管阵列基板100的液晶显 示装置300与现有的六道光罩制成制作的薄膜晶体管阵列基板的液晶显示装置相比，本发 明液晶显不装置300的提尚了穿透率以及降低了液晶显不装置300的负载和响应时间。具 体地，本发明