二源极走线sll2与信号控制线BI同层设置，在本发明实施例中可以通过栅极金属层图案化形成第二源极走线sll2。再者，为了实现第二源极走线sll2与信号控制线BI的电连接，可以将第二源极走线sll2垂直于信号控制线BI设置，具体来说，可以将第二源极走线sll2设置于第三预设留空区G3。当然可以根据实际情况而定，本发明不限于此。
[0094]由于第一源极走线sill和第二源极走线sll2是异层设置，为了实现两者的连通，可以采用第二过孔结构K12电连接，如图11和图12所示。另外，第二过孔结构K12的具体位置可以设置在第一源极走线sill和第二源极走线sll2的交叠区域，在本发明实施例中，即第二过孔结构K12可以设置在第一预设留空区Gl和第三预设留空区G3的交叠区域。
[0095]对于漏极dll的具体方式如下:
[0096]漏极dl I包括平行于数据线D设置的第一漏极走线dl 11和平行于扫描线S设置的第二漏极走线dll2 ;其中，第一漏极走线dill是漏极dll的主体部分，第二漏极走线dll2起到将漏极dll与其他器件连接的作用，如连接外接控制信号、与其他TFT器件的漏极电连接等作用。
[0097]其中，第一漏极走线dill由源漏极金属层14图案化形成，由于漏极dll需要与第一半导体clll形成欧姆接触，故第一漏极走线dill需要与第一半导体clll相对设置，且位于第一预设留空区Gl中；另外，由于第二漏极走线dll2的作用是连接外接信号等功能，如图3-4所示，例如连接到信号控制线BI上，为了避免需要换线结构而带来的布线复杂问题，可以将第二漏极走线dll2与信号控制线BI同层设置，在本发明实施例中可以通过栅极金属层图案化形成第二漏极走线dll2。再者，为了实现第二漏极走线dll2与信号控制线BI的电连接，可以将第二漏极走线dll2垂直于信号控制线BI设置，使得两者同层交错，实现直接连接。具体来说，可以将第二漏极走线dll2设置于第四预设留空区G4。当然可以根据实际情况而定，本发明不限于此。
[0098]由于第一漏极走线dill和第二漏极走线dll2是异层设置，为了实现两者的连通，可以采用第三过孔结构K13电连接，如图11和图12所示。另外，第三过孔结构K13的具体位置可以设置在第一漏极走线dl 11和第二漏极走线dl 12的交叠区域，在本发明实施例中，即第三过孔结构K13可以设置在第一预设留空区Gl和第预设四留空区G4的交叠区域。
[0099]另需说明的是，对于薄膜晶体管TFT而言，一般情况下，源极和漏极的功能和位置是可以互换的，故在本发明实施例中，源极sll和漏极dll的设置方式和具体位置可以相互调换。
[0100]继续参考图11和12所示，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图11和图12中两个相互并联的薄膜晶体管TFT为例，两者的栅极gll、源极sll、漏极dll相互并联，具体为:两个TFT的栅极gll直接连接；两个TFT的源极sll通过各自的第二源极走线sll2直接连接；两个TFT的漏极dll通过第二漏极走线dll2直接连接。
[0101]以上将多个薄膜晶体管TFT并联形成薄膜晶体管组的原因与设置信号控制线组的目的是相同的，即降低电阻的作用。如果薄膜晶体管TFT中电阻较大，会使得薄膜晶体管TFT的响应速度较慢或者阈值电压不够导致薄膜晶体管TFT无法正常开启，从而影响薄膜晶体管TFT的工作性能，进而导致阵列基板在显示时会出现画面延迟等问题。故通过多个薄膜晶体管TFT相互并联，降低电阻来克服以上问题。
[0102]当然由于多个薄膜晶体管TFT相互并联，故相互并联的每个薄膜晶体管TFT上所施加的信号相同。
[0103]如图13-14所示，在上述实施例的基础上，本发明实施例中公开的第二种薄膜晶体管TFT在留空区的设置方式。
[0104]其中，薄膜晶体管TFT中的第一半导体层clll、栅极gll和源极sll的设置方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处:
[0105]漏极dll包括分别位于第一预设留空区Gl和另一第五预设留空区G5的第一漏极走线dill和第二漏极走线dl 12，其中，第一漏极走线dill和第二漏极走线dll2分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区Gl和另一第五预设留空区G5的交叠区域中的第三过孔结构K13实现电连接。本实施方式中，通过将第二漏极走线dll2设置于另一第五预设留空区G5，其面积大于位于子像素区域内(像素电极和对应的扫描线之间)的第四预设留空区G4，可以使得第二漏极走线dll2与其相邻的扫描线的寄生电容较小，减小对扫描线S上的信号干扰程度，另外从工艺角度上，可以第二漏极走线dll2与相邻的扫描线S之间发生短路现象，使得合格品的良率更高。
[0106]继续参考图13和14所示，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图13和图14中两个相互并联的薄膜晶体管TFT为例，两者的栅极gll、源极sll、漏极dll相互并联，具体为:两个TFT的栅极gll直接连接；两个TFT的源极sll通过各自的第二源极走线sll2直接连接；两个TFT的漏极dll通过第二漏极走线dll2直接连接。
[0107]如图15-16所示，在上述实施例的基础上，本发明实施例中公开的由一种薄膜晶体管TFT在留空区的设置方式。
[0108]其中，薄膜晶体管TFT中的第一半导体clll、栅极gll的设置方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处:
[0109]对于源极sll而言，除了包括与上述实施例中相同的第一源极走线slll、第二源极走线sll2，同时还包括平行于扫描线S设置的第三源极走线sll3，另外，第三源极走线sll3位于第一交叠区域OLl中，与第一半导体层clll相对设置；
[0110]对于漏极dll而言，除了包括与上述实施例中相同的第一漏极走线dlll、第二漏极走线dll2，同时还包括平行于扫描线S设置的第三漏极走线dll3，另外，第三漏极走线dl 13位于第一交叠区域OLl中，与第一半导体层clll相对设置；
[0111]其中，第三源极走线sll3与第三漏极走线dll3相对平行设置，且沿沿数据线方向延伸，具有比第二源极走线sll2和第二漏极走线dll2宽的线宽。
[0112]另外，源极sll通过在第三源极走线sll3上设置多个过孔结构实现与第一半导体层clll的欧姆接触；漏极dll通过在第三漏极走线dll3上设置多个过孔结构实现与第一半导体层clll的欧姆接触。
[0113]通过设置上述的第三源极走线sll3与第三漏极走线dll3，由于在沿数据线方向上的线宽较大，且设置有多个过孔结构，使得其电阻较小，从而使得TFT的整体电阻降低；另外，还可以提高TFT的宽长比，使其工作性能更为稳定。
[0114]继续参考图15和16所示，另需说明的是，本发明实施例中的栅极动电路元件还包括至少一个薄膜晶体管组，具体来说，薄膜晶体管组包括多个设置于不同留空区的，相互并联的薄膜晶体管TFT。以图15和图16中两个相互并联的薄膜晶体管TFT为例，两者的栅极811、源极811、漏极(111相互并联，具体为:两个TFT的栅极gll直接连接；两个TFT的源极sll通过各自的第二源极走线Si 12直接连接；两个TFT的漏极dll通过第二漏极走线dll2直接连接。
[0115]如图17-18所示，在上述实施例的基础上，本发明实施例中公开的第三种薄膜晶体管TFT在留空区的设置方式。
[0116]其中，薄膜晶体管TFT中的第一半导体clll、栅极gll和源极sll的形成方式以及具体的连接关系均与上述实施例中的对应相同的部件是相同，在此就不再赘述，以下将详细阐述与其不同之处:
[0117]源极sll包括分别位于第一预设留空区Gl和第五预设留空区G5的第一源极走线sill和第二源极走线sll2，其中，第一源极走线sill和第二源极走线sll2分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区Gl和第五预设留空区G5的交叠区域中的第二过孔结构K12实现电连接；
[0118]漏极dll包括分别位于第一预设留空区Gl和另一第五预设留空区G5的第一漏极走线dill和第二漏极走线dl 12，其中，第一漏极走线dill和第二漏极走线dll2分别由源漏极金属层和栅极金属层图案化形成，两者通过设置于第一预设留空区Gl和另一第五预设留空区G5的交叠区域中的第三过孔结构K13实现电连接。
[0119]栅极gll是设置于位于两个第五预设留空区G5之间的第四预设留空区G4中；由于第一半导体clll需要设置在栅极与源漏极主体部分的交叠区域，即第一半导体clll设置于第四预设留空区G4和第一预设留空区Gl形成的第二交叠区OL2。
[0120]本实施方式，通过将第二源极走线sll2和第二漏极走线dll2设置于相邻的两个第五预设留空区G5，其面积大于位于子像素区域内的第四预设留空区G4，可以使得第二源极走线sll2、第二漏极走线dll2分别与其相邻的扫描线的寄生电容较小，减小对扫描线S上的信号干扰程度，另外从工艺角度上，可以第二源极走线sll2、第二漏极走线dll2与相邻的扫描线S之间发生短路现象，使得合格品的良率更高。
[0121]另外，该栅极驱动电路VSR中还可以包括二极管型的薄膜晶体管TFT，其结构为将上述实施例中的三极管型的薄膜晶体管TFT中的栅极与源极短接，或者栅极与漏极短接。
[0122]如图19和20所示(图20是图19沿gg线方向的截面示意图)，由于本发明实施例中公开的二极管型的薄膜晶体管TFT是基于上述三极管型的薄膜晶体管TFT基础之上的，其栅极gll、源极sll (包括第一源极走线sill和第二源极走线sll2)、漏极dll (包括第一漏极走线dill和第二漏极走线dll2)和第一半导体clll具体的结构和布置位置可以与上述三极管型的薄膜晶体管TFT相同，在此就不再赘述。
[0123]在上述公开第三种薄膜晶体管TFT(如图17-18)的实施例的基础上，本实施例公开了第一种二极管型的薄膜晶体管TFT:
[0124]以下将详细阐述栅极与源/漏极的连接方式:
[0125]如图19和20所示(图20是图19沿gg线方向的截面示意图)，以栅极gll与源极sll相互短接为例，两者通过第二连接走线L12实现电连接。具体来说，第二连接走线L12可以通过由栅极金属层图案化形成于第二预设留空区G2，并延伸连接栅极gll和第二源极走线sll2。如图20所示，第二连接走线L12、栅极gll和第二源极走线sll2位于同一金属层，是属于一体化