阵列基板和液晶显示面板的制作方法
【技术领域】
[0001] 本发明涉及液晶显示技术领域，尤其涉及一种阵列基板和液晶显示面板。
【背景技术】
[0002] 在液晶显示技术领域，平面转换（In-Plane Switching IPS)技术和边缘场开关 (Fringe Field Switching FFS)技术是两种常用的宽视角液晶显示技术，该两项技术的特 点是正负电极设置于同一基板，使液晶分子在平行于基板的平面内旋转，从而提高液晶层 的透光效率。
[0003] 目前，在IPS技术和FFS技术中普遍采用双畴技术，图1为现有技术中应用双畴技 术的像素电极结构示意图，如图1所示，在阵列基板上形成有数据线11和扫描线12,且由 数据线11和扫描线12限定出多个像素区域13,并在每个像素区域13上设置有像素电极 14和薄膜晶体管15,其中薄膜晶体管15的栅极与扫描线12连接，薄膜晶体管的源极和漏 极分别与数据线11和像素电极14连接；另外，参见图1所示，现有技术中将各像素区域13 的像素电极14分为上下两个部分，即A部分和B部分，且该上下两个部分的像素电极交界 处形成有拐角，利用该双畴技术，能够提供比单畴技术更宽的视角，满足用户日益提高的显 示品质要求。但是，该双畴技术也存在一定的缺陷，例如，对于位于上下两个部分像素电极 交界处的液晶分子，其受到的上下两部分像素电极的作用会相互抵消，使存在于此处的液 晶分子不能朝任何方向旋转，只能保持在原地不动，出现黑色畴线现象。当面板受到外力按 压作用时，位于上下两个部分像素电极交界处的液晶分子出现紊乱排列，并带动周边的液 晶分子，使之趋向于与位于上下两个部分像素电极交界处的液晶分子相同的排列，导致黑 色畴线的区域增大，也即出现按压不均（trace mura)现象，进而影响液晶显示面板的显示 效果。而且，在外力按压作用撤销时，由于位于上下两个部分像素电极交界处的液晶分子的 排列不一致，导致此处液晶分子的恢复方向出现冲突，恢复的速度变慢，甚至部分液晶分子 不能恢复到原来的状态，出现按压不均现象不消失的问题。另外，现有技术中由于与上下两 部分像素电极拐角处对应的数据线11上也存在一个拐角，并且由于数据线11为不透光的 金属，因此会出现拐角漏光现象。
【发明内容】
[0004] 本发明提供一种阵列基板和液晶显面板，以解决按压不均与拐角漏光影响显示效 果的问题。
[0005] 第一方面，本发明提供一种阵列基板，所述阵列基板包括彼此交叉的数据线和扫 描线，以及多个像素区域；
[0006] 每个所述像素区域包括第一透光区、第二透光区和位于所述第一透光区与所述第 二透光区之间的遮光区，所述遮光区设置有薄膜晶体管，所述第一透光区设置有第一电极， 所述第二透光区设置有第二电极，所述第一电极与所述第二电极分别电连接至所述薄膜晶 体管的漏极；
[0007] 对应于每个像素区域的所述数据线包括分别向两个方向延伸的第一部分与第二 部分，且所述第一部分与所述第二部分通过位于所述遮光区的第一连接部连接，以及对应 于每个像素区域的扫描线设置于所述遮光区。
[0008] 第二方面，本发明提供的一种液晶显示面板阵列基板，包括对应设置的彩膜基板 和阵列基板，所述阵列基板采用上述的阵列基板。
[0009] 本发明实施例提供的阵列基板和液晶显示面板，其中将每个像素区域分为三个区 域，即第一透光区、第二透光区和遮光区，在第一透光区设置第一电极，在第二透光区设置 第二电极，在遮光区设置薄膜晶体管，且第一电极和第二电极均匀薄膜晶体管的漏极电连 接，进而使得位于第一电极和第二电极交界处的液晶分子，同时也位于遮光区，这部分液晶 分子对显示的影响对用户不可见，因此可以有效降低按压不均对显示效果的影响。并且，本 发明实施例提供的技术方案，相对于现有技术而言，仅是将位于像素区域一端的薄膜晶体 管和遮光区移到像素区域的中间，其中并不会对阵列基板的开口率和穿透率造成影响。另 外，本发明实施例提供的技术方案，在数据线上没有较大的拐角，因此不会出现拐角漏光现 象。
【附图说明】
[0010] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根 据这些附图获得其他的附图。
[0011] 图1为现有技术中应用双畴技术的阵列基板结构示意图；
[0012] 图2A为本发明实施例提供的第一种阵列基板的结构示意图；
[0013] 图2B为图2A所示第一种阵列基板内的一个像素区域的结构示意图；
[0014] 图3A为本发明实施例提供的第二种阵列基板的结构示意图；
[0015] 图3B为本发明实施例提供的第三种阵列基板的结构示意图；
[0016] 图3C为本发明实施例提供的第四种阵列基板的结构示意图；
[0017] 图4A为本发明实施例提供的第五种阵列基板的结构示意图；
[0018] 图4B为本发明实施例提供的第六种阵列基板的结构示意图；
[0019] 图4C为本发明实施例提供的第七种阵列基板的结构示意图；
[0020]图5为本发明实施例提供的第八种阵列基板的结构示意图；
[0021] 图6为本发明实施例提供的第九种阵列基板的结构示意图；
[0022] 图7为本发明实施例中一种液晶显示面板的结构示意图。
【具体实施方式】
[0023] 为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例的附图， 通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分 实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创 造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0024] 参考图2A所示，为本发明实施例提供的第一种阵列基板的结构示意图，以及参考 图2B所示，为本发明实施例提供的一个像素区域的结构示意图。其中，该阵列基板包括彼 此交叉的数据线21和扫描线22,以及多个像素区域23。
[0025] 其中，每个像素区域包括第一透光区231、第二透光区232和位于第一透光区231 与第二透光区232之间的遮光区233,遮光区233设置有薄膜晶体管24,第一透光区231设 置有第一电极251，第二透光区232设置有第二电极252,第一电极251与第二电极252分 别电连接至薄膜晶体管24的漏极。
[0026] 另外，对应于每个像素区域23的数据线21包括分别向两个方向延伸的第一部分 211与第二部分212,且第一部分211与第二部分212的通过位于遮光区233的第一连接部 213连接，以及对应于每个像素区域23的扫描线22设置于遮光区233。
[0027] 本发明实施例提供的阵列基板，其中将每个像素区域23分为三个区域，即第一透 光区231、第二透光区232和遮光区233,在第一透光区231设置第一电极251，在第二透光 区设置第二电极252,在遮光区233设置薄膜晶体管24,且第一电极251和第二电极252均 与同一个薄膜晶体管24的漏极电连接，进而使得位于第一电极251和第二电极252交界处 的液晶分子，同时也位于遮光区233,这部分液晶分子对显示的影响对用户不可见，因此可 以有效降低按压不均对显示效果的影响。另外，在现有技术的技术方案中，与上下两部分像 素电极拐角处对应的数据线上也存在一个拐角，并且由于数据线为不透光的金属，因此会 出现拐角漏光现象，本发明实施例提供的技术方案，其中在数据线21上没有较大的拐角， 而且数据线21的第一连接部213位于遮光区233,因此不会出现拐角漏光现象。并且，本发 明实施例提供的技术方案，相对于现有技术而言，仅是将位于像素区域一端的薄膜晶体管 24和遮光区233移到像素区域23的中间，其中并不会对阵列基板的开口率造成影响。
[0028] 进一步的，本发明实施例中位于遮光区233的扫描线22可以设置为沿第一方向延 伸，并且数据线21的第一部分211与第二部分212相对于第一方向对称设置，参考图2B所 示的，其中第一方向为X方向。
[0029] 仍参考图2B所不，本发明实施例中