半导体铁电存储晶体管及其制造方法

半导体铁电存储晶体管及其制造方法
【专利摘要】提供即使是200nm以下的铁电体膜厚存储窗也大且具有优异的数据保持特性和优异的脉冲重写耐性等的FeFET(铁电场效应晶体管)。所述FeFET具有在有源极区(12)和漏极区(13)的半导体基体(10)上依次层叠有绝缘体(11)和栅电极导体(4)的结构，绝缘体(11)是在基体(10)上依次层叠第一绝缘体(1)、第二绝缘体(2)而构成，第二绝缘体(2)的主成分为锶和钙和铋和钽的氧化物。
【专利说明】半导体铁电存储晶体管及其制造方法

【技术领域】
[0001] 本发明涉及半导体铁电存储晶体管、半导体铁电存储器以及半导体铁电存储晶体 管的制造方法，特别是涉及晶体管自身具有存储器的功能的半导体铁电存储晶体管及其制 造方法。

【背景技术】
[0002] 在栅极绝缘材料中含有铁电体的场效应晶体管（以下称为铁电栅极场效应晶体 管；FeFET)，近年来应用于64千比特的NAND型闪速存储器阵列式芯片等，取得了重要的 技术性发展。与以往类型的NAND闪速存储器相比，将FeFET应用于NAND闪速存储器（称 为Fe-NAND)时，能够使写入电压变为约三分之一，重写次数的耐性格外好。即，Fe-NAND具 有作为节能且高重写耐性的存储器的优点。为了作为高集成存储器的存储单元使用，要求 FeFET的尺寸缩小。为了实现栅极长度Lg小的FeFET，在制作工艺方面通常需要也减薄含有 铁电体的栅极绝缘体的厚度。相对于L g= 1 μ m，即使栅极绝缘体的厚度L L i= 400nm， 栅极绝缘体截面的纵横比也低为A = LiZlg= 0. 4,阶差形成蚀刻、阶差被覆成膜等的制作工 艺的困难度小，但若变得微细直至Lg= 100nm，则在L i= 400nm时A = 4,制作工艺的困难 度增加。在高集成存储器中，Lg跌破lOOnm，要求50nm以下的尺寸，必然地要求使L i较小。
[0003] 由专利文献1公开了 ：在硅（Si)基板上形成绝缘缓冲层Hf-Al-Ο,进而在该绝缘 缓冲层上形成铁电体层，进而在该铁电体层上形成了栅极金属的晶体管，为数据保持特性、 脉冲重写耐性优异的铁电栅极场效应晶体管。栅极金属为Pt、铁电体层材料为SrBi 2Ta2CV 绝缘缓冲层为Hf-Al-O的在Si基板上形成的Pt/SrBi2Ta20g/Hf-Al-0/Si的结构的FeFET， 如公开专利文献1的实施例所示，当铁电体层的厚度为400nm时，FeFET的漏极电流、相 对于栅极电压V g的特性（Id-Vg特性）显示出的存储窗（Memory Window)为1.6V。就η沟 道的FeFET而言，使Vg从负向正增加而测定出的I d-Vg曲线、和使V 8从正向负减少而测定出 的Id-Vg曲线显示不同的轨迹，并具有不同的阈值电压（Threshold Voltage)。换言之，使 Vg从负向正变化再返回到负（或者，从正向负变化再返回到正）而测定出的Id-Vg曲线，描 绘出磁滞曲线。这些阈值电压的差为存储窗。在本申请说明书中将在该不同的两个轨迹上 Id= IXKT6A时的电压作为阈值电压，其差作为存储窗。另外，在很多情况下，不论在比阈 值电压小的被称为亚阈值电压的区域的哪处进行比较，存储窗的大小都基本不变。对与上 述不同的阈值电压相当的两个状态分配理论状态"〇"和" 1"。哪个为" 1"哪个为"〇"因为 每次能够定义因此并不重要。1.6V的存储窗对于识别上述两个状态可以说是充分的。在将 多个FeFET排列成为阵列状作为高密度存储器使用时，各个FeFET的与上述两个状态相当 的两个阈值电压的偏差成为问题。FeFET的阈值电压的偏差原因有栅极尺寸、膜厚的偏差等 各种各样的因素。当多个FeFET的存储窗的平均值，与阈值的各个偏差比较，不能忽视的程 度地变小时，有时构成高集成存储器的FeFET的"0"和" 1"的识别产生错误。一般地希望 构成高集成存储器的FeFET的存储窗较大。
[0004] 在先技术文献
[0005] 专利文献
[0006] 专利文献1 :特开2004-304143号公报
[0007] 非专利文献
[0008] 非专利文献 I !Materials Letters vol. 62 PP. 2891-2893 2008 年
[0009] 非专利文献 2 Materials Letters vol. 62 ρρ· 3243-3245 2008 年
[0010] 非专利文献3 〖Materials Chemistry and Physics vol. 110 ρρ· 402-405 2008年
[0011] 非专利文献 4 :Applied Physics Express vol. I Article Number 051601 2008 年
[0012] 非专利文献 5 Journal of Crystal Growth vol. 310 ρρ· 2520-2524 2008 年
[0013] 非专利文献6 :Applied Physics Letters vol. 92 Article Number 192905 2008 年
[0014] 非专利文献7 :Journal of Alloys and Compounds vol. 458 pp. 500-503 2008年
[0015] 非专利文献 8 〖International Journal of Modern Physics B vol. 19 pp.3173-3183 2005年
[0016] 非专利文献 9 :Journal of Applied Physics vol. 103 Article Number 084108 2008 年
[0017] 非专利文献 10 !Applied Physics Letters vol. 78 pp. 2925-2927 2001 年


【发明内容】

[0018] 当以高集成的存储器为目标时，需要栅极长度Lg跌破IOOnm那样的FeFET。但是， 如上述那样从制作工艺上的理由出发，优选避开比值A大的构成。优选使PVSrBi 2Ta2O9/ Hf-Al-0/Si的结构的FeFET的铁电体SrBi2Ta2O9的膜厚为200nm以下，但如后面的参照 例所不，使铁电体I旲厚小时，存储窗变小。由于也能够基于抑制构成尚集成存储器的多个 FeFET的阈值电压的偏差的控制电路设计来想办法，因此使用了 200nm膜厚的SrBi2Ta2O9 的FeFET在实用上未必不合适，但维持优异的数据保持特性和优异的脉冲重写耐性等的 FeFET本来具有的优异性能，并且即使是200nm以下的铁电体膜厚，存储窗也大的铁电体材 料的开发是应解决的课题。由具有悬浮栅极的FET构成且作为现在批量生产的主流的NAND 闪速存储器，脉冲重写次数为1万次（1〇4次）左右，因此在本申请发明的器件中，要求具有 脉冲重写次数明确地超过10万次的特性。
[0019] 铁电体材料的基本性能，如图42(a)所示，对施加的电场（E)和与其应答的铁电 体用电极化（P)的关系（P-E曲线）表示。当使电场在-E:_ a!^PE+sc;_ax之间扫描时，铁 电体的电极化描绘出如图42 (a)那样的磁滞曲线，在E = Ε_Μ时P取最大值P _，在E =-E:_ax时取负方向的最大值-P ΜΧ。右侧的磁滞曲线中P = 〇时的电场为矫顽电场Ε。。 当使-Esemax和E+seaM大时，-P max和P+_tii变大。如果施加的-E s。amlax和E+s。amlax在给予 非饱和的电极化的范围，则矫顽电场E。也变大。如果其控制在给予饱和的电极化的范围， 则E。没有进一步变大。
[0020] P-E曲线，如图42 (b)所示，使用采用金属（M)夹着铁电体（F)的两侧的MFM结构 进行测定。在两金属间给予电压来代替电场，电压除以铁电体的膜厚所得的量为电场。这 样测定出的P-E曲线，被应用于以将MFM结构的铁电体电容器（C)和不使用铁电体的通常 的晶体管（T)组合而被称为2T2C、1T1C的单元作为存储单元的高集成存储器。另一方面， 作为晶体管自身具有存储器的功能的FeFET的代表性结构的MFIS栅极结构，如图42 (c)所 示，层叠有金属（M)、铁电体（F)、绝缘体（I)和半导体（S)。用MFM结构直接测定出的P-E 曲线表示的F的特性和MFIS结构的F的特性不同。这是因为，通过用于体现铁电性的热处 理工序，在MFIS栅极结构的I和F层之间生出MFM结构所不能生出的改性层。另外，铁电 性依赖于铁电体的晶体取向，但晶体取向颇为依赖于基底的状态，该基底，在MFM结构中为 M层，在MFIS结构中为I层，依赖于结构而不同。在MFIS结构中F层的P-E特性不能直接 测定，而且在MFIS的M和S之间施加了电压时，对I层和在S的表面附近生出的耗尽层D也 施加电压，因此没有正确地知道向F层施加了多少电压。换言之，没有正确地知道-E __ 和E+S_>ax。如以上那样，2T2C、ITlC的存储器，与通过实际地试制评价MFM的电容器，能够 预见存储单元的性能同样地，对于FeFET，不是MFM的电容器而是实际制作MFIS的晶体管来 测定评价其性能，这在FeFET的研宄开发中是必不可缺的。
[0021] 然而，通过MFM电容器的试制评价取得的E。值成为推测MFIS的FeFET的存储窗 的一个目标。大的E。意味着大的磁滞的P-E曲线，因此能够期待FeFET大的存储窗。
[0022] 在公开的文献中，与SrBi2Ta2O9相比上述E。大的候选材料，根据非专利文献1? 10,已知掺杂有 Mn 的 Bi3.15NdQ.85Ti30 12、掺杂有 Y 的 Bi4Ti3O12, Kaa5Laa5Bi4Ti4O15、掺杂有 Nd 和 Mn 的祀卩603、8込2￥(18113012、掺杂有11和211的祀卩60 3、5沖12〇'&(|.5恥(|. 5) 209、51'1_!^&!^ 2了&209、 Ba2_xSrxNaNb5015、CaBi 2Ta2O9等，虽变得重复，但得到的E。是采用使用金属夹持铁电体层的两 侦_ MFM得到的值。将它们应用于FeFET的例子基本没有。在FeFET中，半导体和铁电体 的特性的并存是必要的，FeFET的铁电体和半导体的界面的状态与MFM的结构完全不同。即 便是已知在MFM中显示大的E。的铁电体材料，也并不当然地在将其用于MFIS的FeFET的 情况下也显示大的存储窗。原因是，MFIS的FeFET的试制的结果，有时与I层的界面本质 上不好，MFIS的铁电体的基底状态与MFM的基底状态不同，因此有时MFIS的铁电体晶体的 取向不能有效地调动出铁电特性。在为200nm以下的膜厚时是否存储窗大且具有优异的数 据保持特性和优异的脉冲重写耐性等只有通过实际地试制FeFET并测定性能才能知道。本 申请发明人不甘于桌上的推论而反复锐意实验试制，从而完成了本发明。
[0023] 本发明的目的是提供即使200nm以下的铁电体膜厚也存储窗大且具有优异的数 据保持特性和优异的脉冲重写耐性等的FeFET。
[0024] 为了达成上述的目的，本申请发明提供一种半导体铁电存储晶体管，其具有在有 源极区和漏极区的半导体基体上依次层叠有绝缘体和栅电极导体的结构，该半导体铁电存 储晶体管的特征在于，所述绝缘体包含铁电性绝缘体，所述铁电性绝缘体包含锶和钙和铋 和钽的氧化物。
[0025] 另外，为了达成上述的目的，本申请发明提供一种半导体铁电存储晶体管，其具有 在有源极区和漏极区的半导体基体上依次层叠有绝缘体和栅电极导体的结构，该半导体铁 电存储晶体管的特征在于，上述绝缘体是在上述基体上依次层叠第一绝缘体、第二绝缘体 而构成，上述第二绝缘体的主成分为锁和妈和祕和钽的氧化物。
[0026] 另外，为了达成上述的目的，本申请发明提供一种半导体铁电存储晶体管，其具有 在有源极区和漏极区的半导体基体上依次层叠有绝缘体和栅电极导体的结构，该半导体铁 电存储晶体管的特征在于，上述绝缘体是在上述基体上依次层叠第一绝缘体、第二绝缘体、 第三绝缘体而构成，上述第二绝缘体的主成分为锁和妈和祕和钽的氧化物。
[0027] 其次，优选：在上述锶和钙和铋和钽的氧化物中，钙元素相对于锶元素的比率为三 分之二以下。另外，优选：上述锶和钙和铋和钽的氧化物具有铋层状钙钛矿型的晶体结构。
[0028] 另外，优选：第一绝缘体为铪的氧化物、铪和铝的氧化物、含有铪的氧化物、锁和钛 的氧化物、这些氧化物中的任意两种以上的复合氧化物，或者这些氧化物中的任意两种以 上的氧化物的层叠氧化物。另外，优选：第三绝缘体为铪氧化物、铪和铝的氧化物、含有铪的 氧化物、锶和钛的氧化物、这些氧化物中的任意两种以上的复合氧化物、或者这些氧化物中 的任意两种以上的氧化物的层叠氧化物。另外，优选：绝缘体的膜厚为250nm以下，第一或 者第三绝缘体的膜厚为15nm以下。
[0029] 另外，为了达成上述的目的，本申请发明提供一种半导体铁电存储晶体管的制造 方法，所述半导体铁电存储晶体管具有在有源极区和漏极区的半导体基体上依次层叠有绝 缘体和栅电极导体的结构，所述绝缘体包含铁电性绝缘体，所述铁电性绝缘体包含锶和钙 和铋和钽的氧化物，该制造方法包括半导体基体的表面清洗工序、绝缘体沉积工序、栅电极 导体形成工序和热处理工序。
[0030] 其次，优选：上述热处理工序的温度为760°C?833°C。另外，优选：上述绝缘体沉 积工序之中的包含锶和钙和铋和钽的氧化物的铁电性绝缘体的沉积工序，是采用使用锶和 钙和铋和钽的组成比不同的多种氧化物靶的脉冲激光沉积法或溅射法。
[0031] 根据本发明，能够采用200nm或比200nm薄的铁电体薄膜形成存储窗大且具有优 异的数据保持特性和优异的脉冲重写耐性等的FeFET，因此能够以跌破50nm那样的微细的 栅极长度实现具有优异特性的FeFET，进而，能够提供采用低消耗电力和高密度的FeFET的 不挥发性存储器。

【专利附图】

【附图说明】
[0032] 图1是表不本发明的第一实施方式的截面图。
[0033] 图2是表示本发明的第二实施方式的截面图。
[0034] 图3是表示本发明的第三实施方式的截面图。
[0035] 图4是以X = 0· l、y = 200nm、Z = 800°C制作的实施例1的晶体管的Id-Vg特性。
[0036] 图5是以X = 0· l、y = 200nm、Z = 800°C制作的实施例1的晶体管的Ig-Vg特性。
[0037] 图6是以X = (λ l、y = 200nm、Z = 800°C制作的实施例1的晶体管的给予1次交 替脉冲后和给予IO8次交替脉冲后的I d-vg特性。
[0038] 图7是表示以X = 0· l、y = 200nm、Z = 800°C制作的实施例1的晶体管的脉冲重 写耐性特性、即磁滞曲线的左右的支路（branch)的阈值电压和交替脉冲的循环次数的关 系图。
[0039] 图8是以X = 0· l、y = 200nm、Z = 800°C制作的实施例1的晶体管的数据保持特 性。
[0040] 图9是表示对于5种X的实施例1的晶体管的存储窗和热处理温度Z的关系的图。
[0041] 图10是以X = 0. 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的Id-Vj. 性。
[0042] 图11是以X = 0. 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的18,8特 性。
[0043] 图12是以x = 0· 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的给予1次 交替脉冲后和给予IO8次交替脉冲后的I d_Vg特性。
[0044] 图13是表示以X = 0. 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的脉冲 重写耐性特性、即磁滞曲线的左右的支路的阈值电压和交替脉冲的循环次数的关系的图。
[0045] 图14是以X = 0. 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的数据保持 特性。
[0046] 图15是表示以Z = 788°C和Z = 813°C制作的实施例2的晶体管的存储窗和X的 关系的图。
[0047] 图16是表不实施例2的晶体管的存储窗和I旲厚y的关系的图。
[0048] 图17是与以Z = 813°C制作的y = 120nm的实施例2的晶体管对应的XRD监测试 样的X射线衍射评价结果。
[0049] 图18是与以Z = 813°C制作的y = 160nm的实施例2的晶体管对应的XRD监测试 样的X射线衍射评价结果。
[0050] 图19是第一绝缘体的Hf与Al的组成比为11 : 9、χ = (λ 2、y = 200nmZ = 813°C 的实施例2的晶体管的Ia-Vg特性。
[0051] 图20是使用第1靶的元素组成比为Sr : Ca : Bi : Ta = 0.8 : 0.2 : 3 : 2 且第2靶的元素组成比为Sr : Ca : Bi : Ta=I : 0 : 2.8 : 2. 3的多个靶形成第二绝 缘体的XRD监测试样的X射线衍射评价结果。
[0052] 图21是使用第1靶的元素组成比为Sr : Ca : Bi : Ta = 0.8 : 0.2 : 3 : 2 且第2靶的元素组成比为Sr : Ca : Bi : Ta=I : 0 : 2.8 : 2. 3的多个靶形成了第二 绝缘体的晶体管的Id-Vj.性。
[0053] 图22是第一绝缘体为铪氧化物的实施例3的第1例的晶体管的Id-Vg特性。
[0054] 图23是第一绝缘体为铪氧化物的实施例3的第1例的晶体管的脉冲重写耐性。
[0055] 图24是第一绝缘体为铪氧化物的实施例3的第1例的晶体管的数据保持特性。
[0056] 图25是第一绝缘体为铪氧化物的实施例3的第2例的晶体管的Id-Vg特性。
[0057] 图26是第一绝缘体为铪氧化物的实施例3的第2例的晶体管的脉冲重写耐性。
[0058] 图27是第一绝缘体为铪氧化物的实施例3的第2例的晶体管的数据保持特性。
[0059] 图28是第一绝缘体为SrTiO^实施例3的第3例的晶体管的I d-Vg特性。
[0060] 图29是第一绝缘体为SrTiOj^实施例3的第3例的晶体管的脉冲重写耐性。
[0061] 图30是将第一绝缘体设为铪铝氧化物和SrTiO3的层叠膜的实施例3的第4例的 晶体管的Id-Vj.性。
[0062] 图31是将第一绝缘体设为铪铝氧化物和SrTiO3的层叠膜的实施例3的第4例的 晶体管的脉冲重写耐性。
[0063] 图32是对应于实施例3的第1例的XRD监测试样的XRD评价的结果。
[0064] 图33是对应于实施例3的第2例的XRD监测试样的XRD评价的结果。
[0065] 图34是对应于实施例3的第3例的XRD监测试样的XRD评价的结果。
[0066] 图35是对应于实施例3的第4例的XRD监测试样的XRD评价的结果。
[0067] 图36是对应于本发明的第一实施方式的晶体管的XRD监测试样的XRD评价的结 果。
[0068] 图37是本发明的第一实施方式的晶体管的例子的Id-Vg特性。
[0069] 图38是本发明的第一实施方式的晶体管的例子的Ig-Vg特性。
[0070] 图39是本发明的第一实施方式的晶体管的例子的脉冲重写耐性。
[0071] 图40是实施例5的第1例的晶体管的Id-Vg特性。
[0072] 图41是实施例5的第2例的晶体管的Id-Vg特性。
[0073] 图42的（a)是表示电场（E)和铁电体中产生的电极化⑵的关系的P-E曲线， (b)是用于测定P-E曲线的用金属（M)夹持铁电体（F)的两侧的MFM结构，（c)是MFIS型 的FeFET的结构。

【具体实施方式】
[0074] [第一实施方式]
[0075] 图1是表示本发明的第一实施方式的截面图。10为半导体基体。在这里，将具有 源极区12和漏极区13的半导体基板或者半导体区域统一称为半导体基体。也有时在晶体 管制作中的热处理工序中半导体基体的表面少许地变成氧化层。如果能维持FeFET的电特 性，则该改性本身没有问题。在本申请发明中，包含该改性出的表面氧化层在内看作半导体 基体。半导体基体10,可以是硅（Si)，可以是锗（Ge)，可以是Si与Ge的混晶，或者，可以 是SiC、GaAs等的化合物半导体，并不限于这些材料。而且，也可以使用SOI (绝缘体上硅； silicon on insulator)基板来代替半导体基板。图中的11为含有铁电性绝缘体的绝缘 体，所述铁电性绝缘体包含锶和钙和铋和钽的氧化物（Sr-Ca-Bi-Ta-O)。4为栅电极导体， 如果是与绝缘体11具有良好的界面的导体则任何导体都可以，但其材料优选为Au、Pt、Ir 之类的贵金属、TiN、TaN之类的氮化物导体、Ir02、RuO、LaSrCo03、SrRu0 3、RuO、ZnO之类的 氧化物导体。另外，也可以是Pt/TiN/Ti、Ir02/Ir等的层叠膜。关于半导体基体10、栅电极 导体4,在第二、第三实施方式中也同样。
[0076] [第二实施方式]
[0077] 图2是表示本发明的第二实施方式的截面图。绝缘体11是在半导体基体10上依 次层叠第一绝缘体1、第二绝缘体2而构成，第二绝缘体2的主成分为上述锶钙铋钽氧化物 Sr-Ca-Bi-Ta-Ο。第一绝缘体1，被要求在发挥半导体基体10的性能和第二绝缘体2的性能 这两方的同时，漏电流小，如果是铪氧化物Hf-0、铪铝氧化物Hf-A1-0、铪硅酸盐Hf-Si-O等 的含有铪的氧化物、锶钛氧化物Sr-Ti-Ο、它们的复合氧化物或者它们的层叠物、ZrO 2、锆硅 酸盐Zr-Si-0、Zr-Al-Si-0、La-Al-Ο、氧化镧La-Ο,则能够满足上述的要求。
[0078] [第三实施方式]
[0079] 图3是表示本发明的第三实施方式的截面图。绝缘体11是在半导体基体10上依 次层叠第一绝缘体1、第二绝缘体2、第三绝缘体3而构成，第二绝缘体2的主成分为上述锶 钙铋钽氧化物。第一绝缘体1，被要求在发挥半导体基体10的性能和第二绝缘体2的性能 这两方的同时，漏电流小，如果是Hf-〇、Hf-Al-0、Hf-Si-O等的含有铪的氧化物、Sr-Ti-0、 硅氧化物Si-0、硅氮化物Si-N、硅氧氮化物Si-0-Ν、它们的复合膜或者它们的层叠膜、Zr0 2、 Zr-Si-〇、Zr-Al-Si-〇、La-Al-〇、La-〇,则能够满足上述的要求。第三绝缘体3,被要求在发挥 栅电极导体的性能和第二绝缘体2的性能这两方的同时，漏电流小，如果是Hf-〇、Hf-Al-〇、 Hf-Si-O等的含有铪的氧化物、Sr-Ti-O、它们的复合氧化物或者层叠物、Zr02、Zr-Si-O、 Zr-Al-Si-0、La-Al-0、La-Ο、钽氧化物Ta-Ο,则能够满足上述的要求。
[0080] 在本发明的实施方式中，并不限定绝缘体11的膜厚，但鉴于本发明要解决的课 题，250nm以下为重要的厚度。在栅电极导体4和半导体基体10之间施加了电压（以下称 为栅极电压）时尽量大的电压施加于呈现铁电性的绝缘体2,这对引起铁电体的极化的大 的切换（switching)是有效的。在这个意义上也优选第一绝缘体1和第三绝缘体3主要由 上述列举那样的介电常数大的材料构成。从本发明的宗旨出发，应使第一绝缘体1和第三 绝缘体3的厚度小，15nm以下成为分别优选的厚度。另外，第二绝缘体2的优选的膜厚为 200nm以下。
[0081] 接着，对于本发明的实施方式的制造方法进行说明。制造方法包括半导体基体的 表面洗涤工序、上述绝缘体沉积工序、栅电极导体形成工序和热处理工序。
[0082] [半导体基体的表面洗涤工序]
[0083] 首先，准备半导体基体10。用标准的表面洗涤法洗涤半导体基体10后，如果基体 材料为Si或SiC则用稀氢氟酸或者缓冲氢氟酸除去表面的残留氧化层。
[0084] [绝缘体沉积工序]
[0085] 第一绝缘体1的形成法，如果是薄膜的形成法则可以是任何方法，在实现15nm以 下的厚度上，特别优选脉冲激光沉积法、派射法、蒸镀法、MOCVD(metal organic chemical vapor deposition)法、M0D(metal organic decomposition:有机金属分解）法、溶胶-凝 胶法、ALD法。作为第一绝缘体1，形成高介电常数的绝缘体膜。也可以在半导体基体和高 介电常数绝缘膜之间形成极薄的Inm左右以下的硅氧化膜、硅氮化膜、硅氧氮化膜。为了形 成高介电常数的绝缘体膜，有时优选提高半导体基体的温度。虽然根据薄膜的形成法而不 同，但其温度优选处于20°C至775°C之间。第一绝缘体1的成膜时的气氛气体，优选为氧气、 氮气或它们的混合气体。
[0086] 在第一实施方式的绝缘体11和第二、第三实施方式的第二绝缘体2的制造工序 中，形成以锶钙铋钽氧化物为主成分的绝缘体。其形成法，如果是薄膜的形成法则没有特别 限定，脉冲激光沉积法、溅射法、蒸镀法、ALD法、MOCVD法、MOD法、溶胶-凝胶法等是有效 的。在形成中有时优选提高半导体基体的温度。虽然根据薄膜的形成法而不同，但其温度 优选处于250°C至500°C之间。该工序也能兼作为用于锶钙铋钽氧化物的结晶化的热处理 工序。此时的合适的基体温度优选为700°C至830°C之间。锶和钙的元素组成比为重要的 参数。这些方法中的任何方法都能够控制锶和钙的元素组成。在溅射法中，既能够准备该 元素组成比不同的靶，也能够准备锶-铋-钽-氧的靶、和钙-铋-钽-氧的靶，并通过改 变它们的溅射条件来任意地控制锶和钙的元素组成。
[0087] 对采用脉冲激光沉积法形成以锶钙铋钽氧化物为主成分的绝缘体的方法进一步 说明。一个方法是单一靶法，即，单纯地准备锶和钙和铋和钽的组成比已确定的氧化物靶， 对该靶照射激光使靶材料蒸发来进行沉积。另一个方法是多靶法。准备锶和钙和铋和钽的 组成比不同的多个氧化物靶。在这里，组成比为〇以上的正数。元素锶、钙、铋、钽的各个元 素，要在多个氧化物靶之中的至少一个氧化物靶中一定含有。按每一靶来确定沉积条件和 沉积时间，使材料从准备的多个靶蒸发来进行沉积。根据情况而反复进行该过程。这样地 操作来使所希望的元素组成比的锶钙铋钽氧化物沉积。如果缩短沉积时间增加过程的循环 次数，则元素会更均匀地混合。通过在沉积中适当地提高制作工序中的半导体铁电存储晶 体管的温度、或者采用沉积后的适当的工序进行热处理，来形成呈现铁电性的锶钙铋钽氧 化物。通过利用多靶法并精心设定条件，能够形成具有最适合的组成比的锶和钙和铋和钽 的氧化膜。该多靶法在溅射法中也能够活用。在溅射法中，代替对靶照射激光，在氩气、或氩 气与氧气的混合气体中投入（接入）rf功率（射频功率）来引起放电，使靶材料蒸发。溅 射沉积中的气体压力为〇· OlTorr?ITorr的范围，投入功率为200W?600W。
[0088] 第三绝缘体3的形成法，如果是薄膜的形成法则任何方法都可以，在实现15nm以 下的厚度上，特别优选脉冲激光沉积法、溅射法、蒸镀法、MOCVD法、MOD法、溶胶-凝胶法、 ALD法。第三绝缘体3的成膜时的气氛气体优选为氧气、氮气、或它们的混合气体。
[0089] [栅电极导体形成工序]
[0090] 栅电极导体4的形成法，如果是薄膜的形成法则任何方法都可以，有脉冲激光沉 积法、溅射法、蒸镀法、MOCVD法、MOD法、溶胶-凝胶法等。
[0091] [热处理工序]
[0092] 该工序的主要目的是进行包含锶钙铋钽氧化物的绝缘体的结晶化。通过该结晶化 来很好地呈现铁电性。将该热处理工序的温度记为Z。氧气气氛中、氧气与氮气的混合气体 气氛中、氧气与氩气的混合气体气氛中等各种各样的方法是允许的。压力，不仅可选择大气 压，而且可适宜选择相比于大气压被减压或加压了的条件。
[0093] 用于后面说明的基于X射线衍射法的评价的监测试样（以下称为XRD监测试样）， 是经过从上述[半导体基体的表面洗涤工序]至[热处理工序]的工序而制作的。X射线 衍射法采用Θ-2 Θ法进行。为了制作晶体管结构，例如，在栅电极导体上，采用光刻、电子 束光刻（electron beam lithography)的方法形成有机抗蚀剂、无机抗蚀剂的图案后，采用 反应性离子蚀刻法、高密度反应性离子蚀刻法、离子铣削法除去没有被上述抗蚀剂覆盖的 部分。在自匹配棚极结构的晶体管中，利用离子注入法等的杂质掺杂法向半导体基体中添 加杂质，适当进行杂质活化的退火。杂质活化的退火工序也可以兼作为用于很好地呈现上 述铁电性的热处理工序。在非自匹配栅极结构的晶体管中，上述图案的蚀刻，如果至少完成 栅极金属导体的蚀刻就足够了。另行形成抗蚀剂图案，进行蚀刻直至预先在半导体基体上 形成的源极区和漏极区出现为止。
[0094] 实施例1
[0095] 实施例1涉及第二实施方式（参照图2)。使用用硅材料制成的η-沟道晶体管用的 半导体基体。第一绝缘体的材料为铪铝氧化物，使用脉冲激光沉积法。靶由Hf和Al和0构 成，Hf和Al的组成比为3 : 2。膜厚为7nm。沉积中的气氛气体为氮气，压力为0. IlTorr。半 导体基体的温度为220°C。第二绝缘体用脉冲激光沉积法沉积出。使用单一靶的方法，靶由 锶和钙和铋和钽和氧构成。准备了好几种改变了锶和钙的元素组成比（Sr : Ca=I-X : X) 的靶。靶中的锶和钙和铋和钽的组成比为Sr : Ca : Bi : Ta = 1-x : X : 3 : 2。第二 绝缘体的厚度y也有几种变化。沉积中的气氛氧气的压力为56mTorr。半导体基体的温度 为415°C。作为栅电极导体，用电子束蒸镀法沉积出约200nm的厚度的铂（Pt)。热处理工 序的热处理，在几种温度（Z)下在大气压氧气气氛中进行30分钟。
[0096] 将以X = 0. l、y = 200nm、Z = 800°C制作的实施例1的Id-Vg特性示于图4。向漏 电极施加漏极电压Vd= 0. IV，WVs= Vsub= OV的条件向源电极和基板电极施加源电压Vs 和基板电压Vsub，测定该特性。由图可知，对于栅极电压的-4V和6V之间的往复扫描，可看 到FeFET特有的磁滞曲线，作为左右的磁滞曲线的差的存储窗为0. 89V。将栅漏电流Ig-Vg 特性示于图5。将VgW 0向6V扫描和从0向-6V扫描，取得该特性。图5的纵轴的11 g I表 示18的绝对值。对栅电极交替地反复给予脉冲宽度10 μ s且-4V的脉冲和脉冲宽度10 μ s 且6V的脉冲后，测定了 Id-Vg特性。图6表示给予1次交替脉冲（Alternate Pulse)后的 Id-Vg特性（虚线）和给予1〇 8次交替脉冲后的I <!-\特性（实线）。其他次数之后的I d-vg 特性，与在这里画的曲线重叠、难以看见，因此省略了记载。将描绘磁滞曲线的左右的支路 的阈值电压和反复给予施加的交替脉冲的次数（Number of Cycles)的关系的脉冲重写耐 性特性示于图7。图7中的用实线连接的圆点为右侧的支路的阈值电压，用虚线连接的圆 点为左侧的支路的阈值电压。其次，示出数据保持特性。对栅电极给予6V且0. Is的脉冲 后，进入到数据保持的模式，以适当的时间间隔读出漏极电流值。在数据保持时对栅电极给 予了保持电压1.2V。在读出时进而作为V d=O. IV来读取I d。图8的上侧的曲线为其结 果，可知接通（ON)状态保持了 1星期以上。另外，对栅电极给予-4V且0.1s的脉冲后，进 入到数据保持模式，以适当的时间间隔读出漏极电流值。在数据保持时，对栅电极给予保持 电压1.2V。在读出时进而作为V d=O. IV来读取I d。图8的下侧的曲线为其结果，可知断 开（OFF)状态保持了 1星期以上。经过1星期后，接通状态和断开状态的漏极电流的比也 为3位数以上，描绘两曲线的外推线来看，显示出能够实现10年单位的数据保持特性。
[0097] 准备X = 0· l、x = 0· 2、x = 0· 5和比较用的X = 0、x = L 0的5个革巴，用单一革巴 法在各种各样的条件下制作了实施例1和比较例的晶体管。图9的横轴表示热处理温度 Z°C、纵轴表示由制作晶体管的Id-Vg特性得到的存储窗。图9表示Z为748°C以上且833°C 以下的结果。▲、、?、伞、▼符号分别表示X = 〇、χ = 〇· 1、χ = 〇· 2、x = 0· 5、x = L 0时 的结果。与χ = 0的以往就有的晶体管的特性相比，由χ = 0. I和χ = 0. 2的靶制作的晶 体管的存储窗格外大。另外，由图9可知760°C以上且833°C以下的热处理温度是适合的。
[0098] χ = I. 0的结果即为CaBi2Ta2O9的结果，由图9可知存储窗大致为0V。也就是说， 作为FeFET的动作完全没有进行。如段落[0009](即前面第4页倒数第4行?第5页第16 行）所述那样，CaBi 2Ta2O9是作为MFM的电容器呈现大的Ec的材料之一。成为如[0009]的 末尾所述那样，仅是桌上的推论完全不起作用，为了完成发明必须实际地试制FeFET并测 定评价特性的良好的实例。
[0099] 实施例2
[0100] 实施例2也涉及第二实施方式（参照图2)。使用采用硅材料制成的η-沟道晶 体管用的半导体基体。第一绝缘体1的材料为铪铝氧化物，使用脉冲激光沉积法。靶由 Hf和Al和0构成，Hf和Al的组成比为3 : 2。膜厚为7nm。沉积中的气氛气体为氮气， 压力为0. llTorr。半导体基体的温度为220°C。第二绝缘体2利用脉冲激光沉积法沉积 出。使用多靶法，制备了二个靶。第1靶由锶和钙和铋和钽和氧构成，其元素组成比为 Sr : Ca : Bi : Ta = O. 5 : 0.5 : 3 : 2,第2靶由锶和铋和钽和氧构成，其元素组成比 为 Sr : Ca : Bi : Ta = I : 0 : 3 : 2〇
[0101] 将使用第1靶的沉积时间记为tl、使用第2靶的沉积时间记为t2。以tl+t2的时 间沉积IOnm的厚度的层，反复进行该过程。适当选择tl和t2,制作了多种的、锶和钙的元 素组成比（Sr : Ca = I-χ : χ)不同的革巴。
[0102] 第二绝缘体的厚度y也有几种变化。第二绝缘体沉积中的气氛氧气的压力为 56mTorr。半导体基体的温度为415°C。作为栅电极导体，用电子束蒸镀法沉积出约200nm 的厚度的铂（Pt)。热处理工序的热处理，在几种的温度（Z)下在大气压氧气气氛中进行30 分钟。
[0103] 将以X = 0. 2、y = 200nm、Z = 813°C制作的实施例2的晶体管的Id-V^性示于 图10。漏电极的漏极电压为Vd= 0. IV，对源电极和基板电极施加的源电压Vs和基板电压 VsubSVs= Vsub= 0V，在该条件下测定了特性。由图10可知，对于栅极电压的-4V和6V 之间的往复的扫描，可看到FeFET特有的磁滞曲线，作为左右的磁滞曲线的差的存储窗为 〇. 97V。将栅漏电流Ig-Vg特性示于图11。对于V g进行从0向6V的扫描和从0向-6V的扫 描，测定该特性。将在交替反复给予脉冲宽度10 μ s且-4V的脉冲、和脉冲宽度10 μ s且6V 的脉冲后测定出的Id-Vg特性示于图12。将描绘磁滞曲线的左右的支路的阈值电压和施加 的交替反复给予的脉冲的次数的关系的脉冲重写耐性特性示于图13。其次，示出数据保持 特性。对栅电极给予6V且0. Is的脉冲后，进入到数据保持模式，以适当的时间间隔读出漏 极电流值。在数据保持时，对栅电极给予保持电压I. 2V。在读出时进而作为Vd= 0. IV读 取Id。图14的上侧的曲线为其结果，可知接通（ON)状态保持了 5. 8日以上。对栅电极给 予-4V且0. Is的脉冲后，进入到数据保持模式，以适当的时间间隔读出极电流值。在数据 保持时对栅电极给予保持电压I. 2V。在读出时进而作为Vd= 0. IV读出I d。图14的下侧 的曲线为其结果，可知断开（OFF)状态保持了 3.7日以上保持。经过约4日后接通状态和 断开状态的漏极电流的比也约为4位数，描绘两曲线的外推线来看，显示出能够实现10年 单位的数据保持特性。
[0104] 将使用第1靶的沉积时间记为tl，调整使用第2靶的沉积时间t2,制作了具有不 同的X值的很多的晶体管。图15为其结果，横轴为X、纵轴为存储窗。膜厚为y = 200nm。 图15中的▲符号为进行了 Z = 813°C的热处理的晶体管的结果，符号为进行了 Z = 788°C 的热处理的晶体管的结果。图9的单一靶法的结果也很好地记载于图15的曲线上，不论是 单一靶法还是多靶法，都能够制作同等良好的晶体管。图15中的X = 0时的结果是不含有 钙的以往技术的结果。由图可知，如果加入一点点很少的钙，则存储窗比X = 0的晶体管的 存储窗大。从图15来看，X的适合的范围为大于0且小于0.4的范围。换言之，钙元素相 对于锶元素的比率大于0且为三分之二以下是适合的。更优选其比率大于0且为十三分之 七以下，最优选为十九分之一以上且七分之三以下。
[0105] 不仅是膜厚y为200nm的晶体管，也可制作了比该膜厚小的晶体管。图16为其结 果，横轴的量为y，纵轴为制作的晶体管的存储窗。图16中的符号是以X = 0. 2且Z = 813°C制作的晶体管的结果，?符号是以X = 0. 2且Z = 788°C制作的晶体管的结果。▲符 号是不含有钙（X = 〇)、且Z = 813°C而制作的参照晶体管的结果。如图16所示，含有钙的 情况下的y = 120nm的晶体管的存储窗，比得上不含有钙的情况下的y = 200nm的晶体管 的存储窗。该结果明确显示出：本发明对栅极长度短的晶体管的制作是有用的。对应于该 Z = 813°C且y = 120nm的晶体管的XRD监测试样的X射线衍射评价的结果示于图17,对应 于Z = 813°C且y = 160nm的晶体管的XRD监测试样的结果示于图18。图17和图18中的 鲁符号的峰，对应于铋层状钙钛矿型的晶体结构，至此可知作为第二绝缘体的主成分的锶 钙铋钽氧化物含有铋层状钙钛矿型的晶体结构。再者，图中的符号的峰是对应于硅半导 体基体的晶体结构的峰，▲符号的峰是对应于关于栅电极导体Pt的晶体结构的峰。
[0106] 靶的组成并不被固定于上述的靶组成。作为该实施例的追加例，也介绍改变靶的 组成比而进行的结果。第1例，第一绝缘体的材料为铪铝氧化物，但Hf和Al的组成比为 11 : 9。膜厚为7nm的状态。采用上述的两种祀的多革E法形成了 1 = 0.2且7 = 200]11]1的 第二绝缘体。栅电极导体为铂且厚度为200nm。Z = 813°C。图19表示Id-Vg特性的结果。 第2例，第一绝缘体的材料为铪铝氧化物，Hf和Al的组成比恢复为3 : 2。另一方面，第 二绝缘体的第1靶，其元素组成比为Sr : Ca : Bi : Ta = O. 8 : 0.2 : 3 : 2,第2靶由 锶和铋和钽和氧构成，其元素组成比为Sr : Ca : Bi : Ta = I : 0 : 2.8 : 2. 3。采用 多靶法形成第二绝缘体，制作了 X = 0. 1的晶体管。作为结果，也能够看做与采用平均组成 Sr : Ca : Bi : Ta = 0.9 : 0.1 : 2.9 : 2. 15的单一靶进行的制作等价。栅电极导体为 铂且厚度为200nm。Z = 813°C。将对应于该晶体管的XRD监测试样的X射线衍射评价的结 果示于图20。可知作为第二绝缘体的主成分的锶钙铋钽氧化物含有铋层状钙钛矿型的晶体 结构。与上述的监测试样同样，图中的符号的峰是对应于硅半导体基体的晶体结构的峰， ▲符号的峰是对应于关于栅电极导体Pt的晶体结构的峰。图21表示该晶体管的I d-Vj. 性的结果。得出存储窗为0.76V。如图19、图21所示，第一绝缘体的Hf和Al的组成、和第 二绝缘体的Bi和Ta的组成并不被固定。
[0107] 实施例3
[0108] 实施例3也涉及第二实施方式（参照图2)。使用采用硅材料制成的η-沟道晶体管 用的半导体基体。在实施例1和实施例2中，第一绝缘体由铪铝氧化物构成，但在本实施例 中，作为第一绝缘体的材料，使用了各种各样的材料。并且，第二绝缘体的形成条件固定了。 艮Ρ，采用单一靶法且使用X = 0.2且元素组成比Sr : Ca : Bi : Ta = 0.8 : 0.2 : 3 : 2 的革巴。y = 200nm。栅电极导体为钼且厚度为200nm〇
[0109] 在第1例中，使第一绝缘体的革E为氧化铪（铪氧化物）。将其利用脉冲激光沉积法 沉积了 7nm。沉积中的气氛气体为氧气，压力为0.063T〇rr。半导体基体的温度为220°C。 热处理工序的温度为Z = 788°C。在第2例中，也使第一绝缘体的靶为氧化铪。将其利用 脉冲激光沉积法沉积了 7nm。沉积中的气氛气体为氮气，压力为0. llTorr。半导体基体的 温度为220°C。Z = 788°C。在第3例中，使第一绝缘体的靶为SrTiO3。将其利用脉冲激光 沉积法沉积了 12nm。沉积中的气氛气体为氧气，压力为0.056T〇rr。半导体基体的温度为 415°C。Z = 813°C。在第4例中，使第一绝缘体为铪铝氧化物与SrTiOj^层叠膜。首先， 沉积铪铝氧化物，接着，沉积了 SrTiO3。铪铝氧化物靶的Hf和Al的组成比为3 : 2。膜厚 为7nm。沉积中的气氛气体为氮气，压力为O.llTorr。半导体基体的温度为220°C。SrTiO3 的膜厚为13nm。沉积中的气氛气体为氧气，压力为0.08Torr。SrTiO3沉积中的半导体基体 的温度为 775°C。Z = 813°C。
[0110] 对于第1例的晶体管的Id-Vg特性、脉冲重写耐性、数据保持特性的结果分别示于 图22、图23、图24。对于第2例的晶体管的Id-Vg特性、脉冲重写耐性、数据保持特性的结 果分别示于图25、图26、图27。对于第3例的晶体管的I d-Vg特性、脉冲重写耐性的结果分 别示于图28、图29。对于第4例的晶体管的Id-V g特性、脉冲重写耐性的结果分别示于图 30、图31。第1、第2、第3、第4晶体管的存储窗，分别为I. 12V、1.01V、0. 90V、1.08V，比在 图9、图15中示出的采用不含钙的锶铋钽氧化物构成了第二绝缘体的参照晶体管的存储窗 大。对应于第1例?第4例的XRD监测试样的XRD评价的结果分别示于图32?图35。在 各个图中能够确认铋层状钙钛矿的晶体结构。
[0111] 实施例4
[0112] 实施例4涉及第一实施方式（参照图1)。在这里，作为半导体基体10,使用具有η 型源极区和η型漏极区的ρ型半导体基板。用缓冲氢氟酸除去表面的残留氧化层后，形成由 锶钙铋钽氧化物构成的绝缘体11。采用多靶法形成了绝缘体11。使用的靶为两个。第1靶 由锶和钙和铋和钽和氧构成，其元素组成比为Sr : Ca : Bi : Ta = O. 5 : 0.5 : 3 : 2， 第2靶由锶和铋和钽和氧构成，其元素组成比为Sr : Ca : Bi : Ta=I : 0 : 3 : 2。连 续进行第1靶的沉积和第2靶的沉积，沉积出IOnm的厚度的层，反复进行该过程。绝缘体 11的厚度为200nm。锁和妈的元素组成比（Sr : Ca=I-X : X)中的X为0.2。在激光沉 积法中，沉积中的半导体基体的温度为415°C，氧气气氛的压力为56mTorr。栅电极导体是 将Pt用电子束蒸镀法沉积200nm而成。作为栅电极导体，用电子束蒸镀法沉积出约200nm 的厚度的铂（Pt)。热处理工序的热处理，在813°C在大气压氧气气氛中进行30分钟。图36 表示对应的XRD监测试样的XRD评价的结果。能够确认铋层状钙钛矿的晶体结构。图37 表示在-5V?7V之间扫描栅极电压时的I d-Vg特性，图38表示使栅极电压从OV变化到7V， 进而使栅极电压从OV变化到-7V时的I g-Vg特性，图39表示脉冲重写耐性的结果。
[0113] 实施例5
[0114] 实施例5涉及第三实施方式（参照图3)。使用采用硅材料制成的η-沟道晶体管 用的半导体基体。在其第1例中，使第一绝缘体的靶为氧化铪（铪氧化物）。将其利用脉 冲激光沉积法沉积了 7nm。沉积中的气氛气体为氧气，压力为0.063T〇rr。半导体基体的 温度为220°C。对于第二绝缘体的形成条件，采用单一靶法且使用X = 0. 2且元素组成比 Sr : Ca : Bi : Ta = (λ 8 : 0· 2 : 3 : 2的靶。y = 200nm。使第三绝缘体的靶为氧化铪 (铪氧化物）。将其利用脉冲激光沉积法沉积了 25nm。沉积中的气氛气体为氧气，压力为 0. 063T〇rr。半导体基体的温度为220°C。作为栅电极导体，是用电子束蒸镀法沉积约200nm 的厚度的铂（Pt)而成。热处理在788°C、在大气压氧气气氛中进行30分钟。在第2例中， 使第一绝缘体的靶为氧化铪（铪氧化物）。将其利用脉冲激光沉积法沉积了 7nm。沉积中的 气氛气体为氮气，压力为〇. llTorr。半导体基体的温度为220°C。对于第二绝缘体的形成条 件，采用单一靶法且使用X = 0.2且元素组成比Sr : Ca : Bi : Ta = 0.8 : 0.2 : 3 : 2 的靶。y = 200nm。使第三绝缘体的靶为氧化铪（铪氧化物）。将其利用脉冲激光沉积法沉 积了 25nm。沉积中的气氛气体为氮气，压力为0. llTorr。半导体基体的温度为220°C。作 为栅电极导体，是用电子束蒸镀法沉积约200nm的厚度的铂（Pt)而成。热处理在813°C、在 大气压氧气气氛中进行30分钟。图40表示第1例的I d-Vj.性的测定结果，图41表示第 2例的1,-\特性的测定结果。在该实施例中，由于含有第三绝缘体，因此与该第三绝缘体 的情况比较，需要大的栅极电压，但在第1例中，通过7V和9V之间的栅极电压的扫描得出 存储窗为〇. 81V，在第2例中，通过-6V和8V之间的栅极电压的扫描得出存储窗为0. 92V。 这些结果是引起后述的其他物理机制的现象之前的电压范围，是可保证作为FeFET的动作 的栅极电压施加范围。这些存储窗，比参照的不含Ca的FeFET的存储窗大。
[0115] 以上对于优选的实施例进行了说明，但对于这些实施例附记一些补充说明。第1 点，在实施例中对于η-沟道的FeFET的数据进行了说明，但这些记述也完全同样地适合于 P-沟道的FeFET。适当地栅极电压和漏极电流的正负反转来考虑即可。第2点，通过增大 施加的Vg的绝对值来增大存储窗存在限度。确实对于某个范围的V g而言，如果增大施加于 栅级的正的电压，则Id-Vg曲线的左侧的曲线进一步向左移动，如果增大施加于栅极的负的 电压的绝对值，则I d-Vg曲线的右侧的曲线进一步向右移动，存储窗扩大。但是，若将施加的 Vg的绝对值进一步增大下去，则上述移动的方向开始逆转。这意味着在半导体和铁电体之 间、或者、栅极导体和铁电体之间引起了荷电粒子的移动和捕获等的、与铁电体的极化反转 不同的物理机制的存储现象。在上述实施例等中成为讨论存储窗的根据的数据，是在没有 出现这些荷电粒子的移动和捕获等的物理机制的现象的范围的V g的施加条件下得到的。第 3点，在数据保持特性的测定时有时对栅极给予保持电压来修正阈值电压的偏差，但由于阈 值电压能够通过半导体基板的沟道的杂质浓度的变更来进行适当调整，因此本申请发明的 数据保持特性测定时的保持电压的施加并不对作为不挥发性存储器的特性造成影响。
[0116] 附图标记说明
[0117] 1 绝缘体11内的第一绝缘体
[0118] 2 绝缘体11内的第二绝缘体
[0119] 3 绝缘体11内的第三绝缘体
[0120] 4 栅电极导体
[0121] 10半导体基体
[0122] 11绝缘体
[0123] 12半导体基体内的源极区
[0124] 13半导体基体内的漏极区
【权利要求】
1. 一种半导体铁电存储晶体管，具有在有源极区和漏极区的半导体基体上依次层叠有 绝缘体和栅电极导体的结构，该半导体铁电存储晶体管的特征在于，所述绝缘体包含铁电 性绝缘体，所述铁电性绝缘体包含锁和巧和饿和粗的氧化物。
2. 根据权利要求1所述的半导体铁电存储晶体管，其特征在于，所述绝缘体是在所述 基体上依次层叠第一绝缘体、第二绝缘体而构成，所述第二绝缘体的主成分为所述锁和巧 和饿和粗的氧化物。
3. 根据权利要求1所述的半导体铁电存储晶体管，其特征在于，所述绝缘体是在所述 基体上依次层叠第一绝缘体、第二绝缘体、第=绝缘体而构成，所述第二绝缘体的主成分为 所述锁和巧和饿和粗的氧化物。
4. 根据权利要求1?3的任一项所述的半导体铁电存储晶体管，其特征在于，在所述锁 和巧和饿和粗的氧化物中，巧元素相对于锁元素的比率为=分之二W下。
5. 根据权利要求1?3的任一项所述的半导体铁电存储晶体管，其特征在于，所述锁和 巧和饿和粗的氧化物具有饿层状巧铁矿型的晶体结构。
6. 根据权利要求2或3所述的半导体铁电存储晶体管，其特征在于，所述第一绝缘体为 給氧化物、給和侣的氧化物、含有給的氧化物、锁和铁的氧化物、该些氧化物中的任意两种 W上的复合氧化物、或者该些氧化物中的任意两种W上的氧化物的层叠氧化物。
7. 根据权利要求3所述的半导体铁电存储晶体管，其特征在于，所述第=绝缘体为給 氧化物、給和侣的氧化物、含有給的氧化物、锁和铁的氧化物、该些氧化物中的任意两种W 上的复合氧化物、或者该些氧化物中的任意两种W上的氧化物的层叠氧化物。
8. 根据权利要求1?7的任一项所述的半导体铁电存储晶体管，其特征在于，所述绝缘 体的膜厚为250皿W下。
9. 根据权利要求2?8的任一项所述的半导体铁电存储晶体管，其特征在于，所述第一 或第S绝缘体的膜厚为15nm W下。
10. -种半导体铁电存储晶体管的制造方法，所述半导体铁电存储晶体管具有在有源 极区和漏极区的半导体基体上依次层叠有绝缘体和栅电极导体的结构，所述绝缘体包含铁 电性绝缘体，所述铁电性绝缘体包含锁和巧和饿和粗的氧化物， 该制造方法包括半导体基体的表面清洗工序、绝缘体沉积工序、栅电极导体形成工序 和热处理工序。
11. 根据权利要求10所述的半导体铁电存储晶体管的制造方法，其特征在于，所述热 处理工序的温度为760°C?833°C。
12. 根据权利要求10所述的半导体铁电存储晶体管的制造方法，其特征在于，所述绝 缘体沉积工序中的包含锁和巧和饿和粗的氧化物的铁电性绝缘体沉积工序，是使用了锁和 巧和饿和粗的组成比不同的多种氧化物祀的脉冲激光沉积法或瓣射法。
【文档编号】C23C14/08GK104471702SQ201380030192
【公开日】2015年3月25日 申请日期:2013年5月30日 优先权日:2012年6月5日
【发明者】酒井滋树, 张*, 高桥光惠 申请人:独立行政法人产业技术综合研究所