专利名称：互补金属氧化物半导体单片集成的峰值检测电路的制作方法
技术领域：
本发明属于互补金属氧化物半导体技术领域，具体地涉及互补金 属氧化物半导体单片集成的峰值检测。
背景技术：
峰值检测电路是模拟电路中的基本模块，广泛用于光接受器1(7a- Wbn /S"m， iSm6 //aw' 5"awg-Gwg Z^e, A/a"-Seop丄ee %e J^/w" J 7.25 G6/y //妙Sms7'rive Z)故c組 Bw^-Mo(iei ece/ver 版"g a 0.7Sw.m CMOS rec/zwo/ogy, /VoceWwg5 q/"jpn7 2003，尸flgeW:6" - (546人硬盘驱动器的伺服机构2Mecfem Peat Z)她c"wg爿朋/og iSVgroa/尸racessor /or /fani Dn've Sem , /，ma/ o/ 5b/W-6y她CVc"扭R /腿e 30, 《j戶7"95,尸age似W(5/一70人通常正弦波峰值检测采用相关检测的方法3C7z/"g-7^a/Afoo/z- C7n> 力'a"g，爿^m/c女i &s/ o"se /or J^n'a6/e F，Mewcy 77^ee~p/zaye S/"wso/ci(2/ 5Vg"a/s,尸agefi」,.434腸440; /V/ A^wew-Der and i/wmg-Zz.a/zwg Tow,December 2000page(i」(5-/223; /5乂 C7zwwrawg尸e"g, Zz.awa'awg /S7z朋/zoMg X/a' Des/g"朋(i !TeW"g a MZcramec/wfm'ca/ 7 esowawf Mz'crae"g/wem'"g /6卩卯0 pageW: W4-9",这些方法利用分立器件，通常使用乘法器与一个低通滤波器得到一个直流的峰值电压值，最终 还是需要模数转换器来变为数字量。这样不仅电路结构复杂，而且分 立器件搭成的电路对布线和器件的选择需要非常讲究以避免一些不 期望产生的寄生参数和泄漏。发明内容为了解决现有技术电路结构复杂、寄生参数和泄漏的问题，本发 明的目的是降低体积功耗，以及传感器和电路集成的需要，提出一种互补金属氧化物半导体(CMOS)单片集成的峰值检测电路。为了实现所述的目的，本发明互补金属氧化物半导体单片集成的峰值检测电路的技术方案包括峰值点寻找电路1，用于在输入正弦波信号A的峰值点时刻产生 一个上升沿信号；峰值点放电电路2，用于在输入正弦波信号峰值点处产生一个放 电波形信号E;数字逻辑3，由数字分频信号G和数字波形信号F控制对外部时 钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。 所述的峰值点寻找电路1包括积分器11，输入正弦信号A经过积分器ll,并分成两路输出积分信号B;低通滤波器12的输入端接收积分信号B，用于将正弦信号生成直流电平信号C;第一比较器13的第一输入负端接收积分信号B，第一比较器13 的第一输入正端接收直流电平信号C，用于将积分信号B与直流电平 信号进行比较输出控制信号；触发器D，用于将控制信号生成数字分频信号G，同时控制采样 保持第一开关Kl和第二开桂K2，第一幵关Kl和第二开关K2分别 受触发器D输出S和输出5的控，。所述触发器D输出^和输出5为一对互补信号输出Q为高电平时第一开关K1导通，第二开关K2截至；输出Q为低电平时第一开关K1截至，第二开关K2导通。 所述第一比较器13的输出发生跳变，是在输入正弦波信号A的峰值点的时刻出现。所述峰值点放电电路2包括 —采样保持电路21，由触发器D输出^和输出^控制输入正弦波信号峰值点处产生一个放电波形模拟信号E;第二比较器22，用于将E点处信号给第二输入负端，第二输入 正端与直流电源VC连接，用于将波形模拟信号E生成数字波形信号F;所述采样保持电路21包括第一开关K1，用于接通电容C0，使输入正弦波信号A对电容 C0进行充电；第二开关K2，用于将电容C0的电压对接通第一晶体T1、第二 晶体管T2和第二比较器22放电。本发明的电路只针对峰值点进行采样，简化了采样电路的要求。 利用电压一时间转换(或电压到占空比转换)，本发明的电路分辨率 受计数时钟频率控制，因此比普通的同等位数模数转换器分辨率高很 多。本发明解决了现有技术电路结构复杂、寄生参数和泄漏的问题， 本发明降低体积功耗，能够满足传感器和电路集成的需要。
图1是本发明峰值检测电路整体框图。 图2是本发明的仿真结果图，示出了 A,B，C，E各点波形； 图3是本发明的仿真结果图，示出了D， E， F各点波形； 图4是本发明的仿真结果图，示出了不同VC下，tx与输入正弦波信号幅度的关系；图5是图1整体框图中的积分器电路图。 图6是图1整体框图中的滤波器电路图。 图7是图1整体框图中的比较器电路图。 图8是图1整体框图中的触发器电路图。。图9是图1中数字逻辑部分的电路图，是由D触发器级联构成的 二进制异步计数器。任何可以满足在图1中G点信号发生跳变时计数，F点信号发生跳变时停止计数的数字电路都可以满足要求。
具体实施方式
下面将结合附图对本发明加以详细说明，应指出的是，所描述的 实施例仅旨在便于对本发明的理解，而对其不起任何限定作用。 具体电路如图1峰值检测电路整体框图所示，电路分为三个部分峰值点寻找电路l、峰值点放电电路2和数字逻辑3，其中一、选择峰值点寻找电路1的具体形式包括积分器11、低通滤波器12、第一比较器13、触发器D，其中积分器ll，输入正弦信号A经过积分器11，并分成两路输出积分信号B;积分器11可采用的具体形式如图5示出包括第一电阻Rf、电容C、电阻R、电阻Rp、第一运算放大器，第一电阻Rf和电容C并接两端分别与第一运算放大器的输入负端和输出端积分信号B连接；电阻R的一端与电阻Rf、电容C和第一运算放大器的负端连接，电阻R的另 一端与输入正弦信号A相连接；电阻R飾一端接地，另一端与第一运 算放大器正输入端连接，Rp=R//Rf，表示电阻Rp大小为电阻R和Rf 的并联之后的大小，电阻Ro与第一运算放大器、第一电阻Rf、电容C 和输出端B连接在一起，电阻Ro是第一运算放大器的负载电阻。低通滤波器12的输入端接收积分信号B，用于将正弦信号生成 直流电平信号；低通滤波器12的直流电平，是在输入正弦波信号A 的峰值点的时刻出现。低通滤波器12可采用的具体形式见图6所示 包括电阻R1、电阻R2、电阻R3、第二电阻Rf 、第一电容C1、第 二电容C2和第二运算放大器，第二运算放大器的输入负端分别与电 阻R3和第二电阻Rf的一端连接，第二运算放大器的输出端C分别 与第二电阻Rf和第一电容Cl的一端连接；与电阻R2串连接，电阻 Rl —端与输入端积分信号B连接；第二运算放大器的输入正端与电 阻R2和第二电容C2—段连接，电阻R3、第二电容C2—端与地端 连接。第一比较器13的第一输入负端接收积分信号B,第一比较器13的第一输入正端接收直流电平信号，用于将积分信号B与直流电平信 号进行比较输出控制信号；第二比较器22与第一比较器结构相同， 见图7比较器结构。晶体管Ml-M6组成前置放大电路，晶体管 M7-M11组成正反馈判决电路。晶体管Mll完成电平提升的功能。晶 体管M12-M19作为输出缓冲。触发器D，用于将控制信号生成数字分频信号G。触发器D采用 的具体形式见图8所示采用经典的用传输门实现的主从型边沿触发 器，当输入时钟信号CLK为高电平时，触发器D的逻辑值经过反向 缓冲被送到节点A，传输门r2和传输门r3关断，节点C上保持着前 一个时钟脉冲下降沿时锁存的数据，该数据被送到触发器d的输出 端。当时钟信号CLK转换为低电平时，传输门r,和传输门T4关断，传输门r2、传输门r3导通，触发器d的数据传到c点，节点c上所存新数据，新数据通过反相器被送到触发器d的输出端。这样循环 往复，构成了下降沿触发的触发器d。二、选择峰值点放电电路2的具体形式包括采样保持电路21 和第二比较器22，其中采样保持电路21包括第一开关K1、第二开关K2、电容C0、 第一晶体管T1和第二晶体管T2，其中第一开关Kl和第二开关K2的具体形式为受触发器D控制的触点。电容C0选择为集成电路工艺所提供的电容。第一晶体管Tl和第二晶体管T2选择NMOS场效应晶体管， 第一晶体管T1的栅极V1，第二晶体管T2的偏置电压V2。第一开关Kl,用于接通电容C0，使输入正弦波信号A对电容 CO进行充电；第二开关K2，用于将电容CO的电压对第一晶体管Tl、 第二晶体管T2放电。采样保持电路21，由触发器d的数字分频信号控制输入正弦波 信号峰值点处用电容CO放电，产生一个放电波形模拟信号E;第二比较器22，用于将E点处信号给第二输入负端，第二输入正端与直流电源连接，用于将波形模拟信号E生成数字波形信号F。 三、选择数字逻辑3的具体形式如图9所示由D触发器级联构成的二进制异步计数器。具体工作的时，峰值点寻找电路1的输入正弦信号经过其积分器 ll，与输入正弦信号本身的直流电平进行比较，该直流电平由低通滤波器12得到,峰值点出现在正弦波信号通过自己的直流电平时刻，此 时第一比较器13输出控制信号，被触发器D分频后来控制采样保持 电路21，同时用来启动数字逻辑3开始计数。峰值点放电电路2的采样保持电路21采到的峰值信号通过由两 个NMOS场效应晶体管构成的共源共栅电流镜放电，当电压低到某 一特定值VC时，第二比较器22输出控制信号来停止计数，从开始 计数到停止计数之间的时间间隔与输入正弦波信号的幅度值成线性 关系，因此，通过计数值推算时间间隔，就可以求出幅度值。由图4， 本发明的仿真结果图，示出了不同比较电平VC下，计数器计数时间 tx与输入正弦波信号幅度的关系，从图4可以看出，只要计数时间 足够精确(即计数器的时钟频率足够高)，就可以达到相当高的分辨 率。对于500M的计数时钟，分辨率可以到O.OlmV。计数器有多种实现方法，可以做成同步计数器，也可以做成异步计数器，如果不用 计数器，G、 F两点输出信号也可直接送到单片机或FPGA通过软件编程的方法实现计数功能。图2是本发明的仿真结果图，其中正弦波信号A的峰值点出 现在正弦波信号A积分后的信号B通过其直流电平C的时刻。此时 电容C0对第一晶体管Tl和第二晶体管T2组成的电流镜放电，曲线 A、 B、 C、 E表示图1中A、 B、 C、 E点的波形。图3是本发明的仿真结果图，其中在峰值点电容CO放电，开 始计数，当放电到达某电平VC时，停止计数，数据保持一个周期多 一点的时间。曲线D、 E、 F分别表示图1中D、 E、 F点的波形，F的 占空比与计数器计数时间tx有关(占空比二tx/2T, T为输入信号周9期)。图4，计数时间间隔与输入正弦信号幅度的关系。当幅度过大而 比较电平VC太小时，会出现饱和，饱和值即为输入信号的周期。计 数器计数时间tX的变化也反映了 F点输出波形的占空比的变化。以上所述，仅为本发明中的具体实施方式
，但本发明的保护范围 并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内， 可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此， 本发明的保护范围应该以权利要求书的保护范围为准。
权利要求
1. 一种互补金属氧化物半导体单片集成的峰值检测电路，其特征在于，包括峰值点寻找电路(1)，用于在输入正弦波信号A的峰值点时刻产生一个上升沿信号；峰值点放电电路(2)，用于在输入正弦波信号峰值点处产生一个放电波形信号E；数字逻辑(3)，由数字分频信号G和数字波形信号F控制对外部时钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。
2、 根据权利要求1所述的峰值检测电路，其特征在于，所述的峰值点寻找电路(1)包括积分器(11)，输入正弦信号A经过积分器(11)，并分成两路输出积分信号B;低通滤波器(12)的输入端接收积分信号B，用于将正弦信号生成直流电平信号C;第一比较器(13)的第一输入负端接收积分信号B，第一比较器 (13)的第一输入正端接收直流电平信号C，用于将积分信号B与直流电平信号进行比较输出控制信号；触发器(D)，用于将控制信号生成数字分频信号G，同时控制 采样保持第一开关()Kl和第二开关(K2)，第二开关(Kl)和第 二开关(K2)分别受触发器(D)输出^和输出5的控制。
3、 根据权利要求2所^的峰值检测电路，其特征在于，所述触 发器(D)输出^和输出^为一对互补信号输出Q为高电平时第一开关(Kl)导通，第二开关(K2)截至； 输出Q为低电平时第一开关(Kl)截至，第二开关(K2)导通。 所述第一比较器(13)的输出发生跳变，是在输入正弦波信号A 的峰值点的时刻出现。
4、 根据权利要求1所述的峰值检测电路，其特征在于，所述峰值点放电电路(2)包括 —采样保持电路(21)，由触发器(D)输出^和输出5控制输入 正弦波信号峰值点处产生一个放电波形模拟信号E;第二比较器(22)，用于将E点处信号给第二输入负端，第二输 入正端与直流电源(VC)连接，用于将波形模拟信号E生成数字波形信号F;
5、根据权利要求4所述的峰值检测电路，其特征在于，所述采样保持电路(21)包括第一开关(Kl)，用于接通电容(C0)，使输入正弦波信号A对 电容(C0)进行充电；第二开关(K2)，用于将电容(C0)的电压对接通第一晶体(Tl)、 第二晶体管(T2)和第二比较器(22)放电。
全文摘要
本发明属于互补金属氧化物半导体技术领域，公开一种互补金属氧化物半导体单片集成的峰值检测电路，包括峰值点寻找电路，用于在输入正弦波信号A的峰值点时刻产生一个上升沿信号；峰值点放电电路，用于在输入正弦波信号峰值点处产生一个放电波形信号E；数字逻辑，由数字分频信号G和数字波形信号F控制对外部时钟输入I的时间间隔计数，产生一个表征时间间隔的数字输出信号H。本发明的电路只针对峰值点进行采样，简化了采样电路的要求。利用电压-时间转换(或电压到占空比转换)，本发明的电路分辨率受计数时钟频率控制，因此比普通的同等位数模数转换器分辨率高很多。本发明降低了体积功耗，以及满足传感器和电路集成的需要。
文档编号G01R31/28GK101271142SQ200710064599
公开日2008年9月24日 申请日期2007年3月21日 优先权日2007年3月21日
发明者崔国平, 杨海钢 申请人:中国科学院电子学研究所