专利名称：探针卡,该探针卡的设计方法,以及使用该探针卡测试半导体芯片的方法
技术领域：
本发明涉及一种探针卡，该探针卡的设计方法，以及通过使用该探针卡测试在圆片上形成的多个半导体芯片的方法。
背景技术：
近年来，圆片的尺寸逐渐变大。因此，在单个圆片上形成的半导体芯片的数量在很大程度上也会增加。在半导体芯片的数量大于测试器资源(即测试半导体芯片时使用的信号线组)的数量的情况下，就无法一次测试所有的半导体芯片。
对于各种类型的探针卡已经提出了若干方案，用于以有效地方式进行测试。例如，JPH7-201935，JPS64-39559，以及JP2001-291750中已经披露了这种探针卡。但是，所提出的探针卡对于如下的几点来说还是不够的。
为了以最有效的方式进行测试，应该减少索引的数量。这里，术语“索引”表示探针卡从一个探测过程到另一个探测过程的单次移动。
另外，为了降低用于提供探针卡上的探针所带来的成本，因此探针数量应当尽可能的小。
发明内容
本发明的一个目的就是提供一种探针卡，其能够以最小的索引数量进行半导体芯片的测试。
本发明的一个方面提供了一种探针卡，用于测试在圆片上形成的多个半导体芯片。该探针卡具有多个探针组。每个探针组具有多个探针。该探针组排列为预定图形，其中该预定图形的轮廓基本上为圆形。相邻排列的探针组至少在第一和第二方向之一上彼此间隔一定距离，该距离对应于至少一个半导体芯片。该第一和第二方向彼此垂直，并且限定了与探针卡的主平面相平行的平面。
通过如下方式得到该预定图形(1)假定单元区域，其中每个单元区域包含至少一个芯片区域，该芯片区域的尺寸基本上等于一个半导体芯片；(2)假定芯片组区域，其中每个芯片组区域由包括特定单元区域的一个或多个单元区域构成；(3)其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成了虚拟覆盖图形；以及(4)从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形。
本发明的另一个方面提供了一种探针卡设计方法，该方法用于测试在圆片上形成的多个半导体芯片，每个半导体芯片具有多个焊盘，该探针卡具有主平面并且包括在该主平面上形成的多个探针组，每个探针组具有多个探针，该探针的数量等于每个半导体芯片的焊盘的数量。该方法包括(1)假定单元区域，其中每个单元区域包含至少一个芯片区域，该芯片区域的尺寸基本上等于一个半导体芯片；(2)假定芯片组区域，其中每个芯片组区域由包括特定单元区域的一个或多个单元区域构成；(3)其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成了虚拟覆盖图形；(4)从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形，该预定图形的轮廓基本上为圆形；(5)根据该预定图形来排列探针组。
本发明的另一个方面提供了一种通过使用探针卡来测试在圆片上形成的多个半导体芯片的方法，相邻的半导体芯片的中心之间具有预定距离，每个半导体芯片具有多个焊盘，该探针卡具有主平面并且包括在该主平面上形成的第一数量的探针组，每个探针组具有多个探针，该探针的数量等于每个半导体芯片的焊盘的数量，该探针组被排列为预定图形。通过如下方式得到该预定图形(1)假定单元区域，其中每个单元区域包含至少一个芯片区域，该芯片区域的尺寸基本上等于一个半导体芯片；(2)假定芯片组区域，其中每个芯片组区域由第二数量的包括特定单元区域的单元区域构成；(3)其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成了虚拟覆盖图形；以及(4)从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形。该测试方法包括(1)将探针卡与具有第三数量的信号线组的测试器相连接，该第三数量不小于该第一数量；(2)重复地执行第二数量次数的预定处理，该预定处理包括(3)通过该探针卡探测第四数量的半导体芯片一次，该第四数量不大于该第一数量；以及(4)根据汉密尔顿路径将该探针卡以预定距离移动一次，该汉密尔顿路径具有第二数量的节点，该节点对应于每个单元区域的各芯片区域，该移动是从汉密尔顿路径的当前节点至下一节点。
通过研究以下优选实施例的说明以及通过参照附图就可以了解本发明的目的以及更完整地理解它的结构。
图1是示出了圆片以及多个半导体芯片的示意图，其中通过根据本发明第一实施例的探针卡来测试该半导体芯片；图2是示出了根据本发明第一实施例的探针卡的示意图；图3示出了根据本发明第一实施例的芯片组区域；图4示出了对图3的多个芯片组区域进行排列的过程；图5是示出了由图3的多个芯片组区域形成的虚拟覆盖图形的示意图；图6是示出了根据本发明第二实施例的探针卡的示意图；
图7示出了根据本发明第二实施例的芯片组区域；图8是示出了由图7的多个芯片组区域形成的虚拟覆盖图形的示意图；图9示出了芯片组区域的另一个示例；图10示出了对图9的多个芯片组区域进行排列的过程；图11示出了芯片组区域的另一个示例；图12示出了对图11的多个芯片组区域进行排列的过程；图13示出了芯片组区域的另一个示例；图14示出了对图13的多个芯片组区域进行排列的过程；图15示出了芯片组区域的另一个示例；图16示出了对图15的多个芯片组区域进行排列的过程；图17示出了芯片组区域的另一个示例；图18示出了对图17的多个芯片组区域进行排列的过程；本发明容易有各种修改和替换形式，通过附图中的示例示出了它的特定实施例并将在这里进行详细描述。但是，应该理解的是，附图和详细说明并不是试图将本发明限制为特定的公开形式，相反，本发明覆盖了落在由本发明所附权利要求书所定义的精神和范畴内的所有修改、等效物以及替换。
具体实施例方式
第一实施例下面参照图1至5来说明根据本发明第一实施例的探针卡。图1示出了圆片100，以及在该圆片100上形成的897片半导体芯片110。所有的半导体芯片110具有共同的结构并且相互都一样。每个半导体芯片都具有多个焊盘(未示出)。
在第一实施例中，测试器(未示出)具有256个测试器资源。这里，该测试器资源为信号线组的最大数量。测试器资源的数量表示一次能够测试多少个半导体芯片。
参照图2，探针卡200具有233组探针组210。每个探针组210都具有多个探针。该探针组210排列为预定图形，其中该预定图形的轮廓基本上为圆形。在该实施例中，相邻排列的探针组210在x和y方向上彼此间隔一段距离，该距离对应于一个半导体芯片。
通过如下方式得到图2的探针卡。
首先，确定索引的数量。可以根据测试器资源的数量以及半导体芯片的数量来确定索引的数量。假设索引的数量为3，下面的等式给出了一次能够测试的半导体芯片的数量256(测试器资源的数量)×3(索引的数量)＝768如上所述，圆片100上形成了897片半导体芯片110。在圆片100上形成897片半导体芯片110。因此，为了测试圆片上形成的所有半导体芯片，索引的最小数量应该为4。
接下来，确定一个单元区域中包括的芯片区域的数量。该实施例的芯片区域基本上为正方形，并且尺寸对应于半导体芯片110之一。在该实施例中，该单元区域包括一个芯片区域；但是，该单元区域可以包括多于两个的芯片区域。
接下来，通过参照图3，形成了芯片组区域10。该芯片组区域10包括单元区域11-14。芯片组区域中包括的单元区域的数量等于索引的数量。在该实施例中，四个单元区域11-14彼此相邻排列，以基本上形成正方形的形状。
包括在芯片组区域10中的单元区域11-14之一被限定为特定单元区域。如图3所示，位于左上角的单元区域之一被限定为特定单元区域。该实施例的特定区域用图3中的实心正方形表示。
接下来，参照图4，对该多个芯片组区域10进行排列，使得这些芯片组区域10之间没有间隙。每个芯片组区域10具有相互垂直的α和β轴。对该芯片组区域10进行排列，使得彼此平行地指引该芯片组区域的α轴以及彼此平行地指引该芯片组区域的β轴。
参照图5，对多个芯片组区域10进行排列，以覆盖圆片100的尺寸。在本实施例中，233组芯片组区域10被用于形成虚拟覆盖图形300。
从虚拟覆盖图形300中提取出该特定单元区域的排列，以限定预定的图形。每个探针组210被排列在对应于每个特定单元区域的位置上。该探针组210的数量等于芯片组区域10的数量。在本实施例中，233组探针组被用于形成图2中所示的探针卡200。通过使用该探针卡200，通过4个索引就能够测试图1中的所有半导体芯片110。
该探针卡200沿着汉密尔顿路径移动。该汉密尔顿路径具有多个节点，每个节点对应于每个单元区域11-14。在每个芯片组区域10中，当根据汉密尔顿路径在顺时针方向上移动探针卡200时，每个探针组210从汉密尔顿路径的一个节点转移至另一个节点。在每个节点上使得每个探针组210的探针与每个半导体芯片110的焊盘接触。这样，通过4个索引就能够测试所有的半导体芯片110。
第二实施例根据第二实施例的探针卡220具有多个探针组230，其中这些探针组230排列为如图6中所示的预定图形。该预定图形具有多个条形，其中这些条形排列为与y方向垂直。这些条形以规律的间距间隔，并且排列为在y方向上相互平行。每个条形在x方向上的长度不同。如图6所示，该预定图形的轮廓基本上为圆形。
在第二实施例中，半导体芯片110的结构和排列与第一实施例中所述的相同。测试器具有384个单位的测试器资源。因此，索引数量被确定为3。在该实施例中，该单元区域包括一个芯片区域。
参照图7，数量上等于索引的多个单位区域形成芯片组区域。在这种情况下，一个芯片组区域20由三个单元区域21-23形成。该单元区域21-23被排列为与α方向垂直，并且该芯片组区域为I形。
包括在芯片组区域20中的单元区域21-23之一被限定为特定单元区域。如图7中所示，位于顶部的单元区域之一被限定为特定单元区域，并在图7中用实线表示。其余的单元区域22和23用虚线表示。
接下来参照图8，对多个芯片组区域20进行排列，使得这些芯片组区域20之间没有间隙。每个芯片组区域20具有相互垂直的x和y轴。对该芯片组区域20进行排列，使得彼此平行地指引该芯片组区域的x轴以及彼此平行地指引该芯片组区域的y轴。
对多个芯片组区域20进行排列，以覆盖圆片100的尺寸。在本实施例中，324组芯片组区域20被用于形成虚拟覆盖图形310。
从虚拟覆盖图形310中提取出该特定单元区域的排列，以限定预定的图形。每个探针组210被排列在对应于每个特定单元区域的位置上。该探针组210的数量等于芯片组区域20的数量。在本实施例中，324组探针组被用于形成图6中所示的探针卡220。通过使用该探针卡220，通过3个索引就能够测试图1中的所有半导体芯片110。
该探针卡220沿着具有多个节点的汉密尔顿路径移动。每个节点对应于每个单元区域21-23。在每个芯片组区域20中，当根据汉密尔顿路径在直线方向上移动探针卡200时，每个探针组210从汉密尔顿路径的一个节点转移至另一个节点。
如上所述，该芯片组区域10和20分别具有例如正方形和矩形的简单形状。但是，该芯片组区域的形状并不限于第一和第二实施例中所述。该芯片组区域可以具有任意种形状，其由在数量上与索引相同的单元区域形成。
参照图9，每个芯片组区域30由3个单元区域构成，并且呈L形。这里，索引的数量为3。该单元区域之一被限定为特定单元区域。
如图10所示，按照与第一和第二实施例所述相同的方式来排列多个芯片组区域30，使得这些芯片组区域30之间没有间隙以覆盖圆片100的尺寸。从虚拟覆盖图形提取出特定单元区域的排列，以限定预定的图形。每个探针组被排列在对应于每个特定单元区域的位置上。在图9和10中，用实线来表示该特定单元区域，并用虚线来表示其余的单元区域。
参照图11，每个芯片组区域40由4个单元区域构成，并且呈T形。这里，索引的数量为4。该单元区域之一被限定为特定单元区域。
如图12所示，按照与第一和第二实施例所述相同的方式来排列多个芯片组区域40，使得这些芯片组区域40之间没有间隙以覆盖圆片100的尺寸。从虚拟覆盖图形中提取出特定单元区域的排列，以限定预定的图形。每个探针组被排列在对应于每个特定单元区域的位置上。在图11和12中，用实线来表示该特定单元区域，并用虚线来表示其余的单元区域。
参照图13，每个芯片组区域50由5个单元区域构成，并且呈十字形。这里，索引的数量为5。该单元区域之一被限定为特定单元区域。
如图14所示，按照与第一和第二实施例所述相同的方式来排列多个芯片组区域50，使得这些芯片组区域50之间没有间隙以覆盖圆片100的尺寸。从虚拟覆盖图形中提取出特定单元区域的排列，以限定预定的图形。每个探针组被排列在对应于每个特定单元区域的位置上。在图13和14中，用实线来表示该特定单元区域，并用虚线来表示其余的单元区域。
参照图15，每个芯片组区域60由8个单元区域构成。这里，索引的数量为8。该单元区域之一被限定为特定单元区域。
如图16所示，按照与第一和第二实施例所述相同的方式来排列多个芯片组区域60，使得这些芯片组区域60之间没有间隙以覆盖圆片100的尺寸。从虚拟覆盖图形中提取出特定单元区域的排列，以限定预定的图形。每个探针组被排列在对应于每个特定单元区域的位置上。在图15和16中，用实线来表示该特定单元区域，并用虚线来表示其余的单元区域。
优选地，该芯片组区域具有简单的正方形或矩形形状。从图9至16中可以清晰的看到，在该芯片组区域具有复杂形状的情况下，可能难以按照与第一和第二实施例所述相同的方式来排列多个芯片组区域。
运用了本发明的概念的探针卡可以被用在通过共用驱动器来测试多个半导体芯片的情况下。在这种情况下，该单元区域可以由两个或更多的芯片区域构成。参照图17，该单元区域71，72，73和74分别具有成对的两个芯片区域711与712，721与722，731与732，以及741与742。包括在芯片组区域中的单元区域的数量等于索引的数量。在图17所示的示例中，四个单元区域71-74彼此相邻排列，并且基本上形成了矩形。
单元区域71-74之一被限定为特定单元区域。在图17中，位于左上角的单元区域71被限定为特定单元区域。在图17中，用实线来表示该特定芯片区域。
如图18所示，按照与第一和第二实施例所述相同的方式来排列多个芯片组区域70，使得这些芯片组区域60之间没有间隙以覆盖圆片100的尺寸。从虚拟覆盖图形中提取出特定单元区域的排列，以限定预定的图形。每个探针组被排列在对应于每个特定单元区域的位置上。
关于共用驱动器，已经在USP 6788090B(对应于JP2001-296335A)以及JP-A 2003-121500A中披露，其内容被引入这里作为参考。
本申请基于之前于2006年3月14日在日本专利局提出的日本专利申请JP2006-69994，其内容被引入这里作为参考。
虽然已经描述了被认为是本发明的最佳实施例，但是本领域内的技术人员可以认识到的是，在不脱离本发明的精神的情况下可以进行其他以及进一步的修改，并且意在要求落入本发明真实范畴的全部所述实施例。
权利要求
1.一种探针卡，用于测试在圆片上形成的多个半导体芯片，每个半导体芯片具有多个焊盘，该探针卡具有主平面并且包括多个探针组，每个探针组具有多个探针，该探针的数量等于每个半导体芯片的焊盘的数量，该探针组排列为预定图形，其中该预定图形的轮廓基本上为圆形，相邻排列的探针组至少在第一和第二方向之一上彼此间隔一定距离，该距离对应于至少一个半导体芯片，该第一和第二方向彼此垂直并限定了与探针卡的主平面相平行的平面。
2.根据权利要求1的探针卡，其中通过如下方式得到该预定图形假定单元区域，其中每个单元区域包含至少一个芯片区域，该芯片区域的尺寸基本上等于一个半导体芯片；假定芯片组区域，其中每个芯片组区域由包括特定单元区域的一个或多个单元区域构成；其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成虚拟覆盖图形；以及从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形。
3.根据权利要求2的探针卡，其中该芯片组区域在数量上等于探针组。
4.根据权利要求2的探针卡，其中每个芯片组区域为正方形或矩形的形状。
5.根据权利要求2的探针卡，其中每个芯片组区域具有相互垂直的第一和第二轴，对该芯片组区域进行排列，使得彼此平行地指引该芯片组区域的第一轴以及彼此平行地指引该芯片组区域的第二轴。
6.根据权利要求1或2的探针卡，该探针卡与其实际使用的测试器相连接，该测试器具有多个信号线组，其中该探针组在数量上不大于测试器的信号线组。
7.根据权利要求2的探针卡，其中包括在每个芯片组区域中的单元区域的数量等于测试多个半导体芯片所需的最小索引数量。
8.一种探针卡的设计方法，用于测试在圆片上形成的多个半导体芯片，每个半导体芯片具有多个焊盘，该探针卡具有主平面并且包括在该主平面上形成的多个探针组，每个探针组具有多个探针，该探针的数量等于每个半导体芯片的焊盘的数量，该方法包括假定单元区域，其中每个单元区域包含至少一个芯片区域，该芯片区域的尺寸基本上等于一个半导体芯片；假定芯片组区域，其中每个芯片组区域由包括特定单元区域的一个或多个单元区域构成；其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成虚拟覆盖图形；从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形，该预定图形的轮廓基本上为圆形；根据该预定图形来排列探针组。
9.根据权利要求8的方法，其中该芯片组区域在数量上等于探针组。
10.根据权利要求8的方法，其中每个芯片组区域为正方形或矩形的形状。
11.根据权利要求8的方法，其中每个芯片组区域具有相互垂直的第一和第二轴，对该芯片组区域进行排列，使得彼此平行地指引该芯片组区域的第一轴以及彼此平行地指引该芯片组区域的第二轴。
12.根据权利要求8的方法，其中该探针卡与其实际使用的测试器相连接，该测试器具有多个信号线组，其中该探针组在数量上小于测试器的信号线组。
13.根据权利要求8的方法，其中包括在每个芯片组区域中的单元区域的数量等于测试多个半导体芯片所需的最小索引数量。
14.一种通过使用探针卡测试在圆片上形成的多个半导体芯片的方法，相邻的半导体芯片的中心之间具有预定距离，每个半导体芯片具有多个焊盘，该探针卡具有主平面并且包括在该主平面上形成的第一数量的探针组，每个探针组具有多个探针，该探针的数量等于每个半导体芯片的焊盘的数量，该探针组被排列为预定图形，通过如下方式得到该预定图形假定单元区域，其中每个单元区域由至少一个芯片区域构成，该芯片区域的尺寸基本上等于一个半导体芯片；假定芯片组区域，其中每个芯片组区域由包括特定单元区域的第二数量的单元区域构成；其间无间隙地排列该芯片组区域，以覆盖该圆片的尺寸，该排列的芯片组区域形成了虚拟覆盖图形；以及从虚拟覆盖图形中提取特定单元区域的排列，以限定提取出的排列作为预定图形，该测试方法包括将探针卡与具有第三数量的信号线组的测试器相连接，该第三数量不小于该第一数量；重复地执行第二数量次数的预定处理，该预定处理包括通过利用该探针卡探测第四数量的半导体芯片一次，该第四数量不大于该第一数量；以及根据汉密尔顿路径将该探针卡以预定距离移动一次，该汉密尔顿路径具有第二数量的节点，该节点对应于每个单元区域的各芯片区域，该移动是从汉密尔顿路径的当前节点至下一节点。
全文摘要
一种探针卡具有多个探针组，这些探针组排列为预定图形。通过假设彼此相邻排列的多个单元区域11－14形成芯片组区域来获得预定图形。该单元区域的数量等于索引的数量。包括在芯片组区域中的单元区域之一被限定为特定单元区域。其间无间隙地排列该芯片组区域，以覆盖圆片的尺寸。该排列的芯片组区域形成虚拟覆盖图形。提取出特定单元区域的排列以形成预定的图形。每个探针组被排列在对应于预定图形的每个特定单元区域的位置上。
文档编号G01R31/26GK101038302SQ20071008579
公开日2007年9月19日 申请日期2007年3月14日 优先权日2006年3月14日
发明者福岛义德, 川真田阳介 申请人:尔必达存储器株式会社