专利名称：一种探测集成电路衬底噪声的方法
技术领域：
本发明涉及一种探测集成电路衬底噪声的方法，属于CMOS集成电路技术领域。
背景技术：
单片集成CMOS数模混合电路在同一个Si衬底上同时含有数字部分和模拟部分， 大规模数字电路状态的跳变会向衬底注入电流，从而引起衬底电位的变化，由于衬底的非 绝缘性，有可能会对敏感的模拟电路产生严重的影响。目前有以下方法探测衬底噪声1)利用单个NMOS管的阈值电压随衬底电压的变化(M0S管的体效应)，使用一个 NMOS管作为电流源或是电流镜，观测电流的变化探测衬底电压。2)采用电压比较器，利用衬底电压对比较器状态的影响，对噪声做出统计测试。以上方法都是非直接的测量方法，测量的不是衬底电压，而是衬底电压的影响，对 不同的半导体工艺，这种影响中的参数是不确定的，也无法得到直观的衬底的电压的波形 和频率信息。
发明内容
本发明的目的是克服现有技术存在的不足，提供一种探测集成电路衬底噪声的方法。本发明的目的通过以下技术方案来实现一种探测集成电路衬底噪声的方法，特点是首先设计一个采用PMOS管组成的信 号通路，采用折叠式结构的两级放大器，作为衬底噪声探测电路，衬底噪声探测电路给出噪 声的准确时域波形，经过快速傅里叶变化，通过频域信息，得到噪声在频域上的特点，进而 为减小衬底噪声的影响提供依据；衬底噪声探测电路包括噪声信号耦合部分(1)和信号放大电路(2)，其中，噪声耦 合部分(1)包含电容C1、C2以及匪OS管匪2、匪3、匪4、匪5，C1、C2是两个电容器，Cl 一端 连到外部提供的不受衬底影响的地电位，另一端连到节点1 ；C2 —端连接到衬底，另一端连 接到节点2 ；NM4、匪5的栅极(G)连到偏置电压vbl，NM4、匪5的源极(S)连到地电位Gnd， NM4、匪5的漏极⑶分别连接到节点2与节点1 ；匪2、匪3的栅极(G)连到偏置电压vb2， 匪2、匪3的源极⑶分别连接到节点2与节点1，匪2、匪3的漏极⑶连到电源电位vdd ；信号放大部分(2)包含PMOS 管 PMO、PMU PM2、PM3、PM4、PM5、PM6 以及 NMOS 管 NM0、NM1、NM6、NM7，PMl 栅极(G)连到节点1，源极(S)连到节点3，漏极(D)连接到节点4，PM2 栅极(G)连到节点2，源极(S)连到节点3，漏极(D)连接到节点5，PMO 栅极(G)连到偏置电压vb3，源极⑶连到电源电压vdd，漏极⑶连接到节 占3,PMU PM2作为电路的信号输入管，由PMO为PM1、PM2提供偏置电流，ΝΜ0,NMl的栅极(G)连到偏置电压vbl，匪0、匪1的源极(S)连到地电位Gnd，匪0、匪1的漏极⑶分别连接到节点5与节点4，NMO、匪1为电路提供偏置电流，PM5 栅极(G)连到节点5，源极(S)连到节点7，漏极(D)连接到节点5，PM6 栅极(G)连到节点4，源极(S)连到节点6，漏极(D)连接到节点4，PM3 栅极(G)连到节点7，源极(S)连到电源电位vdd，漏极(D)连接到节点7，PM4 栅极(G)连到节点6，源极⑶连到电源电位vdd，漏极⑶连接到节点6，电路的第一级的输出电阻主要由采用二极管连接的PM3 PM6提供，NM6 栅极(G)连到节点5，源极⑶连到输出端口 outl，漏极⑶连接到电源电位 vdd，匪7 栅极(G)连到节点4，源极⑶连到输出端口 out2，漏极⑶连接到电源电位 vdd,NM6、匪7是源级跟随器，作为电路的第二级和输出级，在端口 outl、out2输出差分
信号；匪2 匪5为PMOS管提供共模电位，衬底电位与地电位作为差分输入信号通过电 容C1、C2耦合到PM1、PM2的栅极，PM1、PM2作为电路的信号输入管，PMO为PM1、PM2提供偏 置电流，ΝΜ0、匪1为电路提供偏置电流，电路的第一级的输出电阻主要由采用二极管连接的 PM3 PM6提供，NM6、匪7是源级跟随器，作为电路的第二级，将信号输出，这样通过放大器 输出的就是衬底电位的放大波形。进一步地，上述的一种探测集成电路衬底噪声的方法，PMOS的体节点都连接到电 源电位vdd，NMOS的体节点都连接到地电位Gnd。更进一步地，上述的一种探测集成电路衬底噪声的方法，采用PMOS管PM1、PM2、 PMO作为跨导放大器，PMOS管PM3 PM6作为跨导放大器输出电阻的组成部分，信号通路全 部采用PMOS管组成。本发明技术方案突出的实质性特点和显著的进步主要体现在本发明提供一种探测集成电路衬底噪声的方法，设计一个采用PMOS管组成的信号通路，采用折叠式结构的两级放大器，作为衬底噪声探测电路，衬底噪声探测电路给出噪 声的准确时域波形，经过快速傅里叶变化，通过频域信息，得到噪声在频域上的特点，同时 能避免在信号通路中因使用NMOS管而引入的噪声，进而为如何减少，甚至避免数字电路引 入的衬底噪声对敏感的模拟电路的影响，缩短SOC的设计周期和提高其成功率。堪称是具 有新颖性、创造性、实用性的好技术。
下面结合附图对本发明技术方案作进一步说明图1 本发明衬底噪声探测电路的示意图；图2 使用100M时钟的数字电路作为噪声源，利用探测电路探测到的衬底电压的 波形图；图3 以100M时钟的数字电路作为噪声源，输出波形的频谱图；图4 电源电压对噪声峰峰值的影响示意图；图5 锁相环同时含有数字和模拟的子电路基本示意图；图6 相位比较器(PD)与电压振荡器(VCO)在不同类型衬底的情
况下的噪声幅度比较示意图；图7 衬底噪声的频谱信息示意图。
具体实施例方式本发明提供一种探测集成电路衬底噪声的方法，设计一个采用PMOS管组成的信 号通路，采用折叠式结构的两级放大器，作为衬底噪声探测电路，衬底噪声探测电路给出噪 声的准确时域波形，经过快速傅里叶变化，通过频域信息，得到噪声在频域上的特点，同时 能避免在信号通路中因使用NMOS管而引入的噪声，进而为如何减少，甚至避免数字电路引 入的衬底噪声对敏感的模拟电路的影响，缩短SOC的设计周期和提高其成功率。衬底噪声探测电路的连接关系，如图1所示，第一级是折叠式运放，第二级是源级 跟随器，图中PM代表是PMOS管，匪代表NMOS管，图中1 7指的是电路的节点，无特别说 明，PMOS的体节点都连接到电源电位vdd，NM0S的体节点都连接到地电位Gnd。具体包括噪 声信号耦合部分(1)和信号放大电路(2)，其中，噪声耦合部分(1)包含电容Cl、C2以及 NMOS管匪2、匪3、NM4、匪5，C1、C2是两个电容器，Cl 一端连到外部提供的不受衬底影响的 地电位，另一端连到节点1 ；C2 —端连接到衬底，另一端连接到节点2 ；NM4、匪5的栅极(G) 连到偏置电压vbl，NM4、匪5的源极⑶连到地电位Gnd，NM4、匪5的漏极⑶分别连接到 节点2与节点1 ；匪2、匪3的栅极(G)连到偏置电压vb2，匪2、匪3的源极⑶分别连接到 节点2与节点1，匪2、匪3的漏极⑶连到电源电位vdd ；信号放大部分(2)包含PMOS 管 PMO、PMl、PM2、PM3、PM4、PM5、PM6 以及 NMOS 管 NM0、NM1、NM6、NM7，PMl 栅极(G)连到节点1，源极(S)连到节点3，漏极(D)连接到节点4，PM2 栅极(G)连到节点2，源极(S)连到节点3，漏极(D)连接到节点5，PMO 栅极(G)连到偏置电压vb3，源极⑶连到电源电压vdd，漏极⑶连接到节 占3,PMl、PM2作为电路的信号输入管，由PMO为PMl、PM2提供偏置电流，ΝΜ0,NMl的栅极(G)连到偏置电压vbl，匪0、匪1的源极(S)连到地电位Gnd，NM0、 NM1的漏极⑶分别连接到节点5与节点4，ΝΜ0、匪1为电路提供偏置电流，PM5 栅极(G)连到节点5，源极(S)连到节点7，漏极(D)连接到节点5，PM6 栅极(G)连到节点4，源极(S)连到节点6，漏极(D)连接到节点4，PM3 栅极(G)连到节点7，源极⑶连到电源电位vdd，漏极⑶连接到节点7，PM4 栅极(G)连到节点6，源极⑶连到电源电位vdd，漏极⑶连接到节点6，电路的第一级的输出电阻主要由采用二极管连接的PM3 PM6提供，NM6 栅极(G)连到节点5，源极⑶连到输出端口 outl，漏极⑶连接到电源电位 vdd,匪7 栅极(G)连到节点4，源极⑶连到输出端口 out2，漏极⑶连接到电源电位 vdd,NM6、匪7是源级跟随器，作为电路的第二级和输出级，在端口 outl、out2输出差分
信号；其中，vdd指电源电位，Gnd指地电位，outl、out2是输出端口，vbl vb3是有偏置电路提供的合适的电位；匪2 匪5为PMOS管提供共模电位，衬底电位与地电位作为差分输入信号通过电容C1、C2耦合到PM1、PM2的栅极，PM1、PM2作为电路的信号输入管，PMO为PM1、PM2提供偏 置电流，ΝΜ0、匪1为电路提供偏置电流，电路的第一级的输出电阻主要由采用二极管连接的 PM3 PM6提供，NM6、匪7是源级跟随器，作为电路的第二级，将信号输出，这样通过放大器 输出的就是衬底电位的放大波形。该衬底噪声探测电路，使用CADENCE 5141，采用charter 0. 35um的工艺库，采用 数字电路作为噪声源，进行SPICE仿真，探测器的带宽是3k 700M，增益是6dB，输出范围 是-400 +400mv，能够有效的探测这个频段的高频衬底噪声信号，如图2是使用100M时钟 的数字电路作为噪声源，利用该探测电路探测到的衬底电压的波形，在有时钟跳变的时刻， 数字电路向衬底注入电流引起噪声，此时衬底噪声有峰值，然后会逐渐衰减。探测的波形符 合对衬底噪声的理解。该电路采用全差分的形式，能有效减少衬底电位作为共模噪声的影响。在信号的 通路上，全部采用PMOS管，因为PMOS管在N阱中，能有效屏蔽衬底电位对其体电位的影响。 对比仿真中，使用衬底模型的共模噪声比不使用的高了 20dB，所以使用全差分和PMOS作为 输入管去屏蔽是十分必要的。由于衬底噪声在数百个毫伏左右，探测电路一般不需要大的 增益，使用二极管连接的PMOS管作为输出电阻，有效地扩大了带宽，能探测较高频的信号。对输出的波形做快速傅里叶分析(FFT)，可以得到衬底噪声的频谱，采用以100M 时钟的数字电路作为噪声源，观察图3输出波形的频谱，可以看到噪声主要集中在50M、 100M及其倍频，这是因为衬底噪声主要是因为数字电路状态的跳变所引起，上升沿和下降 沿都会引起噪声，所以有50M及其倍频，说明确实探测到衬底噪声。研究和探索衬底噪声机理，使用反相器串并联结构做噪声源，在体接触上设置一 个探测电路，可以探索电源线上的电感、数字信号频率等参数对衬底噪声的影响。图4示意 了电源电压对噪声峰峰值的影响。一个锁相环同时含有数字和模拟的子电路，其基本组成如图5所示，Φ in, Vin是 输入信号的相位和电压幅度，首先输入到PD(相位比较器)101中，PD 101的输出连接到 LPF (低通滤波器)102的输入，LPF 102用来抑制PD输出的高频成分，LPF 102的输出连接 到VCO (压控振荡器)103的输入，VCO 103的输出信号的相位和幅度是Oout和Vout，这 个输出信号再反馈输入到PD 101中。对各个子电路的体连接处设置一个探测电路，即可实 现对衬底噪声电平的测量。加入衬底模型的仿真中，考察各种衬底，和加入保护环后对电路 的影响。数据如图6所示，由此可以研究PLL各种参数与衬底电压的关系，通过改进电路结 构，选择合适的工艺改进电路性能。在模数转换电路(ADC)中，使用该探测器，如图7得到衬底噪声的频谱信息，可以 看到噪声集中的区域，可以在噪声峰的间隔处采样，减少了衬底噪声引入的误差。需要理解到的是上述说明并非是对本发明的限制，在本发明构思范围内，所进行 的添加、变换、替换等，也应属于本发明的保护范围。
权利要求
一种探测集成电路衬底噪声的方法，其特征在于首先设计一个采用PMOS管组成的信号通路，采用折叠式结构的两级放大器，作为衬底噪声探测电路，衬底噪声探测电路给出噪声的准确时域波形，经过快速傅里叶变化，通过频域信息，得到噪声在频域上的特点，进而为减小衬底噪声的影响提供依据；衬底噪声探测电路包括噪声信号耦合部分(1)和信号放大电路(2)，其中，噪声耦合部分(1)包含电容C1、C2以及NMOS管NM2、NM3、NM4、NM5，C1、C2是两个电容器，C1一端连到外部提供的不受衬底影响的地电位，另一端连到节点1；C2一端连接到衬底，另一端连接到节点2；NM4、NM5的栅极(G)连到偏置电压vb1，NM4、NM5的源极(S)连到地电位Gnd，NM4、NM5的漏极(D)分别连接到节点2与节点1；NM2、NM3的栅极(G)连到偏置电压vb2，NM2、NM3的源极(S)分别连接到节点2与节点1，NM2、NM3的漏极(D)连到电源电位vdd；信号放大部分(2)包含PMOS管PM0、PM1、PM2、PM3、PM4、PM5、PM6以及NMOS管NM0、NM1、NM6、NM7，PM1栅极(G)连到节点1，源极(S)连到节点3，漏极(D)连接到节点4，PM2栅极(G)连到节点2，源极(S)连到节点3，漏极(D)连接到节点5，PM0栅极(G)连到偏置电压vb3，源极(S)连到电源电压vdd，漏极(D)连接到节点3，PM1、PM2作为电路的信号输入管，由PM0为PM1、PM2提供偏置电流，NM0、NM1的栅极(G)连到偏置电压vb1，NM0、NM1的源极(S)连到地电位Gnd，NM0、NM1的漏极(D)分别连接到节点5与节点4，NM0、NM1为电路提供偏置电流，PM5栅极(G)连到节点5，源极(S)连到节点7，漏极(D)连接到节点5，PM6栅极(G)连到节点4，源极(S)连到节点6，漏极(D)连接到节点4，PM3栅极(G)连到节点7，源极(S)连到电源电位vdd，漏极(D)连接到节点7，PM4栅极(G)连到节点6，源极(S)连到电源电位vdd，漏极(D)连接到节点6，电路的第一级的输出电阻主要由采用二极管连接的PM3～PM6提供，NM6栅极(G)连到节点5，源极(S)连到输出端out1，漏极(D)连接到电源电位vdd，NM7栅极(G)连到节点4，源极(S)连到输出端口out2，漏极(D)连接到电源电位vdd，NM6、NM7是源级跟随器，作为电路的第二级和输出级，在端口out1、out2输出差分信号；NM2～NM5为PMOS管提供共模电位，衬底电位与地电位作为差分输入信号通过电容C1、C2耦合到PM1、PM2的栅极，PM1、PM2作为电路的信号输入管，PM0为PM1、PM2提供偏置电流，NM0、NM1为电路提供偏置电流，电路的第一级的输出电阻主要由采用二极管连接的PM3～PM6提供，NM6、NM7是源级跟随器，作为电路的第二级，将信号输出，这样通过放大器输出的就是衬底电位的放大波形。
2.根据权利要求1所述的一种探测集成电路衬底噪声的方法，其特征在于PM0S的体 节点都连接到电源电位vdd，NMOS的体节点都连接到地电位Gnd。
3.根据权利要求1所述的一种探测集成电路衬底噪声的方法，其特征在于采用PMOS 管PMl、PM2、PMO作为跨导放大器，PMOS管PM3 PM6作为跨导放大器输出电阻的组成部 分，信号通路全部采用PMOS管组成。
全文摘要
本发明提供一种探测集成电路衬底噪声的方法，设计一个采用PMOS管组成的信号通路，采用折叠式结构的两级放大器，作为衬底噪声探测电路，衬底噪声探测电路包括噪声信号耦合部分和信号放大电路，衬底噪声探测电路给出噪声的准确时域波形，经过快速傅里叶变化，通过频域信息，得到噪声在频域上的特点，同时能避免在信号通路中因使用NMOS管而引入的噪声，进而为如何减少，甚至避免数字电路引入的衬底噪声对敏感的模拟电路的影响，缩短SOC的设计周期和提高其成功率。
文档编号G01R19/00GK101813748SQ200910025230
公开日2010年8月25日 申请日期2009年2月25日 优先权日2009年2月25日
发明者张耀辉, 程绮文 申请人:苏州纳米技术与纳米仿生研究所