专利名称：一种基于fpga的集成电路芯片测试系统与方法
技术领域：
本发明涉及一种基于FPGA的集成电路芯片测试系统，以及利用该测试系统对带数字模块的集成电路芯片或者以数字模块为主、带有少量模拟模块的数模混合集成电路芯片进行测试的方法。
背景技术：
随着集成电路产业的发展，集成电路芯片的测试成本所占比例不断攀升，集成电路设计公司在芯片设计和生产出来后往往需要寻找专业芯片测试机对芯片进行测试，以识别并挑选出坏片，只有通过测试的合格芯片才可以销售使用。目前国内的集成电路芯片测试主要由集成电路设计公司自行购买机台测试或委托专业测试机构进行测试。但由于专业测试机价格昂贵，国内设计公司一般不愿意将大量资金投入到购买昂贵的设备上，同时国内的专业测试机构不多，造成芯片的量测试成为产品不能快速投入市场的一大瓶颈。目前市场上的以数字模块为主，加以少量模拟模块的集成电路非常多，设计周期短，成本低廉， 出货量大，因此对此类芯片的测试成本控制也比较严。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供一种结构简单、便于携带、成本较低、性能稳定的基于FPGA的集成电路芯片测试系统。本发明还提供了一种利用上述集成电路芯片测试系统来对带数字模块的集成电路芯片或者以数字模块为主、带有少量模拟模块的数模混合集成电路芯片进行测试的方法，通过该方法，可以达到测试周期短、测试成本低、测试快速的效果。本发明一种基于FPGA的集成电路芯片测试系统所采用的技术方案是该系统包括PC机、主控芯片、FPGA芯片、配置信息存储设备、测试向量存储设备，
所述配置信息存储设备用于存储对所述FPGA芯片进行配置的配置信息； 所述测试向量存储设备用于存储与待测芯片进行比较的测试向量； 所述主控芯片用于配置所述FPGA芯片，控制所述FPGA芯片对待测芯片进行测试，并将所述FPGA芯片反馈回来的测试结果传送至所述PC机； 所述PC机用于显示所述主控芯片传送来的测试结果；
所述FPGA芯片用于接收所述主控芯片发出的测试命令，从所述测试向量存储设备中读取测试向量，对待测芯片进行测试，判断待测芯片是否为良品，并把测试结果反馈给所述主控芯片。所述基于FPGA的集成电路芯片测试系统还包括模拟参数模块，所述模拟参数模块用于测试待测芯片的模拟参数值，并将测试值传送到所述FPGA芯片。所述基于FPGA的集成电路芯片测试系统还包括机械手接口，所述机械手接口用于与外围的机械手相连接并控制所述机械手进行被测芯片的分类。所述PC机还可用于修改所述配置信息存储设备中的配置信息，或者用于更新所述测试向量存储设备中的测试向量，以适应不同的待测芯片的测试要求。所述FPGA芯片包括CPU、时钟发生器、测试向量存储器、定时器、移动存储接口、串行数据接口。所述测试向量存储设备为U盘或SD卡或MS卡。本发明一种基于FPGA的集成电路芯片测试方法所采用的技术方案包括以下步骤
(1)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；
(2)所述主控芯片发送测试命令给所述FPGA芯片；
(3)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片，
(4)所述FPGA芯片采集待测芯片受到激励后的输出响应；
(5)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(6)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。或者，采用所述基于FPGA的集成电路芯片测试系统来对集成电路芯片进行测试的方法包括以下步骤
(a)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；
(b)所述主控芯片发送测试命令给所述FPGA芯片；
(c)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片；
若待测芯片中包含有数字模块，则转向以下步骤
(d)所述FPGA芯片采集待测芯片受到激励后的输出响应；
(e)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(f)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品；
若待测芯片中包含有模拟模块，则转向以下步骤
(g)所述模拟参数模块采集待测芯片受到激励后的模拟输出响应并把采集到的模拟输出响应发送到所述FPGA芯片；
(h)所述FPGA芯片把接收到的待测芯片的模拟输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(i)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。本发明的有益效果是由于本发明基于FPGA的集成电路芯片测试系统主要包括PC机、主控芯片、FPGA芯片以及外围的一些存储设备，既可以对待测芯片的数字模块进行测试，又能对待测芯片的模拟模块进行测试，而整个测试系统是作为一个独立的测试系统而无需与其他测试机配合就能完成芯片测试，所以本发明所述的测试系统在结构上是较为简单的，这便于携带；由于本发明所述的测试系统的整体费用主要是集中在所述FPGA芯片上，其他如主控芯片等元器件都是常用的元器件，而所述FPGA芯片都是低成本的，所以本发明所述的测试系统成本是低廉的；由于本发明所述的测试系统只要对所述FPGA芯片进行设置，就能对待测芯片进行测试，并且其他元器件不会发生改变，所以本发明所述的测试系统性能是稳定的。由于本发明基于FPGA的集成电路芯片测试方法是利用所述主控芯片来配置所述 FPGA芯片，进而利用所述FPGA芯片来对待测芯片进行检测，其测试速度快，所以本发明所述的测试方法测试周期短，同时间接地降低了测试成本。由于本发明系统与外围的PC机相连接，可以通过所述PC机来来显示测试结果，或者修改所述存储在所述配置信息存储设备中的配置信息和更新所述测试向量存储设备中的测试向量，以应对不同款芯片的测试要求，所以本发明配置方便，功能完善。由于本发明中的测试频率、所述测试向量中的测试信息、通信通道均可调，所以本发明可以解决在对待测芯片进行测试时的激励和采样的时序问题。由于本发明系统中的所述主控芯片通过所述机械手接口还连接有机械手，所述机械手可以根据主控芯片发出的指令，实现自动化取芯片一测试芯片一自动化芯片分类，所以本发明既可以人工手动对芯片分类，也可以通过所述机械手实现测试全自动化，极大地提高了测试效率。本发明整个系统体积和质量均比较小，携带方便，易于维护和调试。
图1是本发明的原理框图2是本发明实施例一的流程图； 图3是本发明实施例二的流程图； 图4是所述FPGA芯片结构图。
具体实施例方式实施例一
如图1、图2所示，本发明涉及的是一种基于FPGA的集成电路芯片测试系统以及利用该测试系统来对带有数字模块的集成电路芯片进行测试的方法。在本实施例中，所述测试系统包括PC机、主控芯片、FPGA芯片、配置信息存储设备、测试向量存储设备以及机械手接口。所述测试向量存储设备可以为U盘或SD卡或MS卡。如图4所示，所述FPGA芯片包括 CPU、时钟发生器、测试向量存储器、定时器、移动存储接口、串行数据接口。所述PC机与所述主控芯片之间、所述主控芯片与所述FPGA芯片之间、所述主控芯片与所述配置信息存储设备之间、所述PFGA芯片与所述测试向量存储设备之间、所述FPGA芯片与待测芯片之间均实现连接。所述机械手接口用于与外围的机械手相连接并控制所述机械手进行芯片分类， 所述机械手可以根据所述主控芯片发出的指令，对生产线上的被测芯片实现自动化取芯片—测试芯片一自动化对芯片分类，把经过测试并确定为良品和不良品的芯片分开，极大地提高了测试效率。所述配置信息存储设备用于存储对所述FPGA芯片进行配置的配置信息；所述测试向量存储设备用于存储与待测芯片进行比较的测试向量；所述主控芯片用于配置所述 FPGA芯片，控制所述FPGA芯片对待测芯片进行测试，并将所述FPGA芯片反馈回来的测试结果传送至所述PC机；所述PC机用于显示所述主控芯片传送来的测试结果，或者用于修改所述配置信息存储设备中的配置信息，或者用于更新所述测试向量存储设备中的测试向量，以适应不同的待测芯片的测试要求；所述FPGA芯片用于接收所述主控芯片发出的测试命令，从所述测试向量存储设备中读取测试向量，对待测芯片进行测试，判断待测芯片是否为良品，并把测试结果反馈给所述主控芯片。在本实施例中，待测芯片中只带有数字模块，本发明一种基于FPGA的集成电路芯片测试方法所采用的技术方案包括以下步骤
(1)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；
(2)所述主控芯片发送测试命令给所述FPGA芯片；
(3)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片，
(4)所述FPGA芯片采集待测芯片受到激励后的输出响应；
(5)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(6)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。当判定被测芯片为不良品，所述FPGA芯片就会在所述测试向量的相应位置标记失效点，并把失效情况记录下来，通过失效分析和问题查找，找出失效原因，以便对被测芯片进行修复或直接重新设计制作。所述FPGA 芯片可以采用 ALTERA cyclone III EP3C25、EP3C40 系列的低成本 FPGA-H-· I I心片。实施例二
本实施例与实施例一的不同之处在于所述待测芯片中除了包含有数字模块以外，还包含有模拟模块，相应地，在基于FPGA的集成电路芯片测试系统中还包括有模拟参数模块，所述模拟参数模块用于测试待测芯片的模拟参数值，并将测试值传送到所述FPGA芯片。在本实施例中，采用所述基于FPGA的集成电路芯片测试系统来对待测芯片进行测试时的测试步骤如下
(a)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；
(b)所述主控芯片发送测试命令给所述FPGA芯片；
(c)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片；
以下是对待测芯片中包含的数字模块进行测试的步骤
(d)所述FPGA芯片采集待测芯片受到激励后的输出响应；
(e)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(f)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。以下是对待测芯片中包含有的模拟模块进行测试的步骤
(g)所述模拟参数模块采集待测芯片受到激励后的模拟输出响应并把采集到的模拟输出响应发送到所述FPGA芯片；
(h)所述FPGA芯片把接收到的待测芯片的模拟输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；
(i)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。在上述步骤中采用到的模拟参数模块可以设置为较为精准的ADC芯片。本发明可广泛应用于集成电路芯片测试领域。
权利要求
1.一种基于FPGA的集成电路芯片测试系统，其特征在于所述系统包括PC机、主控芯片、FPGA芯片、配置信息存储设备、测试向量存储设备，所述配置信息存储设备用于存储对所述FPGA芯片进行配置的配置信息；所述测试向量存储设备用于存储与待测芯片进行比较的测试向量；所述主控芯片用于配置所述FPGA芯片，控制所述FPGA芯片对待测芯片进行测试，并将所述FPGA芯片反馈回来的测试结果传送至所述PC机；所述PC机用于显示所述主控芯片传送来的测试结果；所述FPGA芯片用于接收所述主控芯片发出的测试命令，从所述测试向量存储设备中读取测试向量，对待测芯片进行测试，判断待测芯片是否为良品，并把测试结果反馈给所述主控芯片。
2.根据权利要求1所述的基于FPGA的集成电路芯片测试系统，其特征在于所述基于 FPGA的集成电路芯片测试系统还包括模拟参数模块，所述模拟参数模块用于测试待测芯片的模拟参数值，并将测试值传送到所述FPGA芯片。
3.根据权利要求1所述的基于FPGA的集成电路芯片测试系统，其特征在于所述基于 FPGA的集成电路芯片测试系统还包括机械手接口，所述机械手接口用于与外围的机械手相连接并控制所述机械手进行芯片分类。
4.根据权利要求1所述的基于FPGA的集成电路芯片测试系统，其特征在于所述PC机还可用于修改所述配置信息存储设备中的配置信息，或者用于更新所述测试向量存储设备中的测试向量，以适应不同的待测芯片的测试要求。
5.根据权利要求1所述的基于FPGA的集成电路芯片测试系统，其特征在于所述FPGA 芯片包括CPU、时钟发生器、测试向量存储器、定时器、移动存储接口、串行数据接口。
6.根据权利要求1所述的基于FPGA的集成电路芯片测试系统，其特征在于所述测试向量存储设备为U盘或SD卡或MS卡。
7.一种采用权利要求1所述的基于FPGA的集成电路芯片测试系统来对集成电路芯片进行测试的方法，其特征在于，该方法包括以下步骤(1)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；(2)所述主控芯片发送测试命令给所述FPGA芯片；(3)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片；(4)所述FPGA芯片采集待测芯片受到激励后的输出响应；(5)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；(6)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。
8.一种采用权利要求2所述的基于FPGA的集成电路芯片测试系统来对集成电路芯片进行测试的方法，其特征在于，该方法包括以下步骤(a)所述主控芯片把存储在所述配置信息存储设备中的配置信息来对所述FPGA芯片进行配置，将其配置成与待测芯片相对应的控制和数据端口处理器；(b)所述主控芯片发送测试命令给所述FPGA芯片；(c)所述FPGA芯片接收到测试命令后，从所述测试向量存储设备中读取测试向量，并对读取到的测试向量进行信息解析，把所述测试向量中的测试信息通过测试要求的时序将激励信号传输给待测芯片；若待测芯片中包含有数字模块，则转向以下步骤(d)所述FPGA芯片采集待测芯片受到激励后的输出响应；(e)所述FPGA芯片把采集到的待测芯片的输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；(f)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品；若待测芯片中包含有模拟模块，则转向以下步骤(g)所述模拟参数模块采集待测芯片受到激励后的模拟输出响应并把采集到的模拟输出响应发送到所述FPGA芯片；(h)所述FPGA芯片把接收到的待测芯片的模拟输出响应与所述测试向量中的测试信息进行比较，判断比较结果的一致性；(i)比较结果判断为一致，则判定待测芯片为良品，比较结果判断为不一致，则判定待测芯片为不良品。
全文摘要
本发明公开了一种基于FPGA的集成电路测试系统，以及利用该测试系统对带有数字模块或者以数字模块为主、带有少量模拟模块的数模混合集成电路芯片进行测试的方法。本发明系统主要包括PC机、主控芯片、FPGA芯片、配置信息存储设备、测试向量存储设备；本发明测试方法是按以下步骤实现的主控芯片对FPGA芯片进行配置→主控芯片向FPGA芯片发送测试命令→FPGA芯片向待测芯片发送激励信号并采集待测芯片的输出响应，或者通过模拟参数模块采集模拟输出响应→FPGA芯片把待测芯片的输出响应或模拟输出响应与测试信息进行比较，并判断其一致性→判定待测芯片为良品或不良品。本发明可广泛应用于集成电路芯片测试领域。
文档编号G01R31/317GK102183726SQ20111006337
公开日2011年9月14日 申请日期2011年3月16日 优先权日2011年3月16日
发明者杨林, 郑灼荣 申请人:建荣集成电路科技(珠海)有限公司