基于异构双核的磁共振接收机的制作方法

本发明涉及一种磁共振信号接收技术，特别涉及一种基于异构双核的磁共振接收机。

背景技术：

在磁共振成像应用中，磁共振图像的质量一般由接收机的正交通道平衡度、动态范围、滤波器群延时这些因素决定。由于自旋核所产生的窄带射频信号十分微弱，为了使射频信号能够供后续数据处理和图像重建，需要对信号进行低噪声和线性放大。

早期磁共振接收机一般通过模拟正交解调的方式接收信号，由于模拟信号的特点导致图像失真和伪影及其他问题等，后来发展了数字正交检波技术和磁共振接收机的数字化设计，在低场磁共振成像接收机中得到了广泛应用。

图1是早期的磁共振成像模拟接收机的结构示意图。该接收机采用模拟硬件电路设计，主要是由两路完全对称的检波电路、滤波电路以及模数转换器组成。其中1是本机振荡器，用来产生参考信号，2是信号分离器，将输入的信号拆分，最后处理为两路相互正交的模拟信号，3是移相器，4是放大器，5是低通滤波器，6是模数转换器。

图1所示的磁共振模拟接收机工作流程如下：首先由本机振荡器1产生参考信号，通过乘法器和磁共振信号发生混频；其次通过信号分离器2对磁共振信号和参考信号都进行拆分，处理成两路相互正交的模拟信号，接着通过移相器3对相位处理使得两路参考信号的相位相差90°；再次将经过处理的磁共振信号和参考信号进行正交检波；最后信号通过放大器4进行放大、低通滤波器5滤除高频分量，传到设备间分别进行模数转换，并在计算机中做后处理和图像重建工作。

该早期的接收机有一些不足之处。首先，使用模拟混频器不可能实现完全正交，两路放大器4和滤波器5也很难做到相同的频率和相位，由此带来的检测通道不平衡或相位误差都会产生伪影问题；其次由于使用较多模拟器件，不可避免地产生磁共振信号干扰问题和稳定性问题，模拟电路的参数会随温度改变，导致图像失真；另外，模拟接收机的硬件电路设计复杂，有一定的难度，且成本较高。

图2是磁共振成像数字接收机的结构示意图。21是模数转换器，22是数字振荡器，23是低通滤波器，24是数字下变频。和早期的接收机相比，数字接收机在正交检波前，先通过模数转换器21对磁共振信号进行采样，然后将得到的采样信号和数字振荡器22产生的参考信号进行混频，混频后信号通过低通滤波器23滤波后，接着进行数字下变频24处理得到两路数据进行图像重建。

数字接收机可以克服传统磁共振模拟接收机带来的零频峰和镜像峰等干扰问题，有较好的滤波器通带特性和线性群延时，有利于减少磁共振图像失真。同时，磁共振数字接收机使接收线路更靠近接收线圈，省了模拟混频器和模拟滤波器，降低了设计复杂性，达到更高的性能。不过数字接收机对数模转换器的采样频率要求很高，是常规谱仪的三倍左右；系统数据量也很大，模数转换器1的位数和处理速度决定了接收机的处理速度和动态范围；数据处理芯片的质量也决定了信号处理的好坏。

技术实现要素：

本发明是针对数字接收机对内部元器件要求高的问题，提出了一种基于异构双核的磁共振接收机，基于数字接收机的原理对现有技术进行了改进，降低元器件要求、降低成本，提高性能品质。

本发明的技术方案为：一种基于异构双核的磁共振接收机，包括预处理模块和ARM+FPGA模块，预处理模块包括固定增益放大器、可变增益放大器、频率合成器、稳压器、数模转换器、FIR滤波器和IIC控制器；ARM+FPGA模块包括模数转换器、数字振荡器、低通滤波器、数字下变频、存储器和VGA显示器；磁共振信号经过固定增益放大器增益放大到设定倍数，再经过频率合成器进行调制后送可变增益放大器，IIC控制器通过控制数模转换器输出可变电压并作用于可变增益放大器，完成对核磁共振信号的可变增益控制，稳压电源为数模转换器提供稳定的电源和参考电压，可变增益放大器输出信号经过FIR滤波器滤波后送ARM+FPGA模块的模数转换器进行模数转换，转换后数字信号和数字振荡器产生的参考信号发生混频，混频信号分别通过低通滤波器滤除高频干扰信号，再进入数字下变频实现降低信号的载波频率处理，得到两路数据送第三代双倍数据率同步动态随机存取存储器，进行图像重建，输出的磁共振数据传入VGA显示器显示。

所述预处理模块中固定增益放大器和可变增益放大器均采用可编程增益放大芯片AD8331，对微弱的磁共振射频信号进行固态增益和可变增益两种不同增益的放大，降低了磁共振信号的动态范围。

所述频率合成器是直接数字可编程的高频模拟输出频率合成器，内置14位DAC的直接数字式频率合成器，输出频率的谐调分辨率达0.23Hz，实现快速相位与幅度切换。

所述数字振荡器提供具有设定振动频率和设定相位的参考信号，与采样经过预处理模块处理后的磁共振信号混频。

本发明的有益效果在于：本发明基于异构双核的磁共振接收机，具有结构紧凑、可重构性强、采样速率高和成本低等特点，并且可变增益的实现对重建图像信噪比的提高有显著成效。

附图说明

图1为共振成像模拟接收机结构示意图；

图2为磁共振成像数字接收机结构示意图；

图3为本发明基于异构双核的磁共振接收机结构示意图。

具体实施方式

图3为本发明基于异构双核的磁共振接收机结构示意图。该接收机包括预处理模块设计和ARM+FPGA模块设计两部分。预处理模块设计，主要负责对微弱的磁共振信号进行可变增益的控制，并对信号进行调制滤波；ARM+FPGA模块的设计，主要负责高速的ADC采集、信号数字下变频处理、大容量的数据存储以及可视化显示等。预处理模块包括：固定增益放大器31，可变增益放大器32，频率合成器33，稳压器34，数模转换器35、 FIR滤波器36和IIC控制器37。ARM+FPGA模块包括：模数转换器38，数字振荡器39，低通滤波器40，数字下变频41，DDR3存储器42，VGA显示器43。

本发明采用固定增益和可变增益两种方式对信号幅值进行不同程度的增益，其中固定增益放大器31和可变增益放大器32采用的都是可编程增益放大芯片AD8331。具体实现是首先利用固定增益放大器31将磁共振信号增益到设定的倍数，然后利用可变增益放大器32，根据经过固定增益放大器放大后的射频信号幅值，采用查表法，将射频信号根据其幅值进行不同程度的增益；在ARM端由IIC控制器37通过控制数模转换器35输出可变电压并作用于可变增益放大器32，以此完成对核磁共振信号的可变增益控制。

本发明利用频率合成器33来完成信号调制，先把核磁共振信号进行解调，以满足后续ADC采样频率的要求。频率合成器是直接数字可编程的高频模拟输出频率合成器，内置14位DAC的直接数字式频率合成器，输出频率的谐调分辨率达0.23Hz，可以实现快速相位与幅度切换功能，其中频率合成器33采用的是频率合成器AD9910。

考虑到磁共振信号的采样率和可变增益的相应时间，本发明采用的数模转换器35选用DAC5571芯片，此款芯片是低功耗的数模转换芯片。

为得到更好的可变增益效果，本发明采用的稳压器4选用稳压电源ADM7172，为数模转换芯片DAC5571提供稳定的电源和参考电压。

FIR滤波器36，是解调信号抽取滤波的最后一级滤波器，通带处波纹较平缓，过渡带十分陡峭，用于提高成像质量。

本发明采用数字化正交检波技术，其中，具体实现方法是经过预处理的磁共振信号先由模数转换器38转换为数字信号，然后采样得到的数字信号和数字振荡器39产生的参考信号发生混频，混频分别通过低通滤波器40滤除高频干扰信号，减少信号失真后，再进入数字下变频41实现降低信号的载波频率处理得到两路数据送第三代双倍数据率同步动态随机存取存储器(DDR3)42，进行图像重建。输出的磁共振数据传入VGA显示器43显示。

数字振荡器39，用于提供具有设定本振频率和设定相位的参考信号，与采样后的磁共振信号混频。

本发明利用ARM可以实现嵌入式操作系统相关的任务，如图形界面、网络、用户输入、DDR3控制、Java代码执行等，具有丰富的外设接口，且支持多级流水线。FPGA利用可编程逻辑可以实现并行处理，采用以空间换时间的策略，使多个计算单元同时进行，能够大大缩短处理时间。FPGA具有并行特性，同时片内有集成高精度的ADC和强大的CPU，可以满足我们的设计需求。另外，本设计系统具备数据存储的功能，能将采集到的大量数据储存在大容量SD卡中，以便后续在PC机中可以使用辅助软件。

根据本发明，可以准确快速地实现高速核磁信号的可变增益放大、高速模拟信号的采集与处理、大容量数据的搬运、边实时采集边可变增益的控制、高速数据的缓存以及大容量SD卡存储数据和VGA显示器上的可视化显示，因此方便实用。

预处理设计通过可编程增益放大芯片AD8331能够对微弱的磁共振射频信号进行固态增益和可变增益两种不同增益的放大，一定程度上降低了磁共振信号的动态范围，从而改善了磁共振重建图像。

本发明选用数模转换器DAC5571，这是考虑到磁共振信号的采样率和可变增益的相应时间。该模数转换器是一款低功耗的数模转换芯片，工作电压为3V时只消耗电流125uA，转换精度为8bit，时间响应速度高达188KSPS。

为数模转换芯片DAC5571提供稳定的电源和参考电压，选择稳压电源ADM7172；为该稳压电源提供5V的输入电压时能够输出3.3V的稳压以供模数转换器使用。

为满足ADC采样的要求，本发明在预处理模块中采用频率合成器(DDS) AD9910对信号进行解调，内置14位DAC，输出频率的谐调分辨率达0.23Hz，实现快速相位与幅度切换功能。

ARM+FPGA设计选用的实验平台是基于Zynq-7010芯片的ZYBO开发平台，此实验平台由Xilinx公司Zynq-7000 AP SoC 器件提供。该器件集成了ARM处理器的软件可编程性与 FPGA 的硬件可编程性，不仅可实现重要分析与硬件加速，同时还在单个器件上高度集成 CPU、DSP以及混合信号功能；具有丰富的多媒体外设接口，能够较好的支持Zynq-7010芯片完整的系统设计；具备板上存储器、双向USB、SD卡槽等外设，以及片内集成12位精度的ADC硬件。

本发明采用Vivado IDE集成设计环境，这是一个基于AXI4 互联规范、IP-XACT IP封装元数据、Synopsys 系统约束(SDC)、工具命令语言(TCL)以及其它利于根据客户需求量身定制的符合业界标准的设计流程。

预处理后的磁共振信号通过ADC进行采集，然后经过数字下变频DDC抽取滤波处理，再由先进先出FIFO端将信号先进先出的缓存，由直接内存存取模块将数据存入DDR3存储器中，以供后续处理。与此同时，由FIFO端输出的磁共振数据传入VGA显示。

数字下变频DDC是采用Xilinx公司的系统级DSP开发工具——System Generator进行建模、仿真并自动生成可被Vivado调用的IP核。