集成电路及其驱动方法与流程

本申请要求2015年11月30日提交的第10-2015-0168720号韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本发明的示例性实施例涉及一种半导体设计技术，更具体地，涉及一种集成电路及其驱动方法。

背景技术：

为了执行稳定的操作，集成电路使用参考电流。参考电流是用于确保集成电路在不良条件(诸如制造工艺和温度的变化)中的稳定操作的必需要素。

技术实现要素：

本发明的各种实施例针对一种能够校正源电流与参考电流之间的电流失配的集成电路以及驱动该集成电路的方法。

此外，本发明的各种实施例针对一种能够校正多个参考电流与输出电流之间的电流失配的集成电路以及驱动该集成电路的方法。

根据本发明的一个实施例，一种集成电路包括：源电流发生块，适用于产生源电流；第一镜像块，适用于产生与源电流相对应的第一镜像电流和第二镜像电流；第二镜像块，适用于产生与第一镜像电流相对应的第三镜像电流和参考电流；第一校正块，适用于基于第三镜像电流来校正源电流、第一镜像电流和第二镜像电流之间的电流失配；以及第二校正块，适用于基于第二镜像电流来校正第一镜像电流、第三镜像电流和参考电流之间的电流失配。

第一镜像块可以包括：第一偏置单元，耦接在第一电压端子与源电流发生块之间，以产生与源电流相对应的第一偏置电压；第一镜像单元，耦接在第一电压端子与第二镜像块之间，以基于第一偏置电压来产生第一镜像电流；以及第二镜像单元，耦接在第一电压端子与第二校正块之间，以基于第一偏置电压来产生第二镜像电流。

第一校正块可以包括：第一共源共栅偏置单元，耦接在第一电压端子与第二镜像块之间，以产生与第三镜像电流相对应的第一共源共栅偏置电压；第一共源共栅镜像单元，耦接在第一偏置单元与源电流发生块之间，以基于第一共源共栅偏置电压来产生源电流；第二共源共栅镜像单元，耦接在第一镜像单元与第二镜像块之间，以基于第一共源共栅偏置电压来产生第一镜像电流；以及第三共源共栅镜像单元，耦接在第二镜像单元与第二校正块之间，以基于第一共源共栅偏置电压来产生第二镜像电流。

第二镜像块可以包括：第二偏置单元，耦接在第二电压端子与第二共源共栅镜像单元之间，以产生与第一镜像电流相对应的第二偏置电压；第三镜像单元，耦接在第二电压端子与第一共源共栅偏置单元之间，以基于第二偏置电压来产生第三镜像电流；以及第四镜像单元，耦接在第二电压端子与参考电流的输出节点之间，以基于第二偏置电压来产生参考电流。

第二校正块可以包括：第二共源共栅偏置单元，耦接在第二电压端子与第三共源共栅镜像单元之间，以产生与第二镜像电流相对应的第二共源共栅偏置电压；第四共源共栅镜像单元，耦接在第二偏置单元与第二共源共栅镜像单元之间，以基于第二共源共栅偏置电压来产生第一镜像电流；第五共源共栅镜像单元，耦接在第三镜像单元与第一共源共栅偏置单元之间，以基于第二共源共栅偏置电压来产生第三镜像电流；以及第六共源共栅镜像单元，耦接在第四镜像单元与输出节点之间，以基于第二共源共栅偏置电压来产生参考电流。

源电流发生块可以基于从带隙参考(BGR)电路产生的参考电压来产生源电流。

根据本发明的一个实施例，一种集成电路包括：电流源，适用于产生输入电流；镜像块，适用于产生与输入电流相对应的多个参考电流和与参考电流相对应的输出电流；控制块，适用于基于控制码来控制要选择的参考电流；以及校正块，适用于基于与参考电流相对应的第一偏置电压来校正参考电流与输出电流之间的电流失配。

镜像块可以包括：多个除法单元，并联耦接在第一电压端子与电流源之间，以通过以预定比例划分输入电流来产生参考电流；以及第一镜像单元，适用于基于第一偏置电压来产生输出电流。

控制块可以包括多个开关单元，所述多个开关单元用于基于控制码来将除法单元与电流源选择性地耦接。

校正块可以包括：第二镜像单元，适用于基于第一偏置电压来产生与参考电流相对应的第一镜像电流；第一偏置单元，适用于产生与第一镜像电流相对应的第二偏置电压；第三镜像单元，适用于基于第二偏置电压来产生与第一镜像电流相对应的第二镜像电流；第二偏置单元，适用于产生与第二镜像电流相对应的共源共栅偏置电压；多个第一共源共栅镜像单元，耦接在除法单元与开关单元之间，以基于共源共栅偏置电压来产生镜像电流；第二共源共栅镜像单元，耦接在第二镜像单元与第一偏置单元之间，以基于共源共栅偏置电压来产生第一镜像电流；以及第三共源共栅镜像单元，耦接在第一镜像单元与输出电流的输出节点之间，以基于共源共栅偏置电压来产生输出电流。

根据本发明的一个实施例，一种用于驱动集成电路的方法包括：产生源电流；产生与源电流相对应的第一镜像电流和第二镜像电流；产生与第一镜像电流相对应的第三镜像电流和参考电流；基于第二镜像电流来校正第一镜像电流、第三镜像电流和参考电流之间的第一电流失配；以及基于第三镜像电流来校正源电流、第一镜像电流和第二镜像电流之间的第二电流失配。

校正第一电流失配可以包括：产生与第二镜像电流相对应的第二共源共栅偏置电压；以及基于第二共源共栅偏置电压来校正第一镜像电流、第三镜像电流和参考电流。

校正第二电流失配可以包括：产生与第三镜像电流相对应的第一共源共栅偏置电压；以及基于第一共源共栅偏置电压来校正源电流、第一镜像电流和第二镜像电流。

附图说明

图1是示出根据本发明的实施例的集成电路的电路图。

图2是示出根据本发明的实施例的集成电路的电路图。

具体实施方式

以下参照附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式来实施，并且不应当被解释为局限于本文所阐述的实施例。更确切地说，这些实施例被提供使得本公开是彻底的和完整的，并且这些实施例将把本发明充分地传达给相关领域技术人员。相同的附图标记在本发明的各个附图和实施例中始终表示相同的部分。

本文使用的术语仅为了描述具体实施例，而非旨在限制本发明构思。如本文所用，除非上下文中另外明确地指出，否则单数形式“一种(a)”、“一种(an)”和“该(the)”旨在也包括复数形式。还将理解的是，术语“包括(comprises)”和/或“包括(comprising)”当在本说明书中使用时表示存在陈述的特征，但是不排除存在或增加一个或更多个其它特征。如本文所用，术语“和/或”表示一个或更多个相关列出项的任意组合和所有组合。还应注意，在本说明书中，“连接/耦接”不仅是指一个部件直接耦接另一部件，还指一个部件通过中间部件间接地耦接另一部件。

图1是示出根据本发明的实施例的集成电路100的电路图。

参照图1，集成电路100可以包括源电流发生块110、第一镜像块120、第二镜像块130、第一校正块140以及第二校正块150。

源电流发生块110可以产生与参考电压Vbgr相对应的源电流Is。例如，源电流发生块110可以包括运算放大器AMP、第一PMOS晶体管P00和电阻器R。运算放大器AMP可以接收参考电压Vbgr和反馈电压Vbgr’。第一PMOS晶体管P00可以具有耦接至第一节点ND0的源极、耦接至第二节点ND1的漏极，以及接收运算放大器AMP的输出的栅极。电阻器R可以耦接在第一节点ND0和接地电压端子VSS之间。尽管未示出，但参考电压Vbgr可以由带隙参考(BGR)电路来产生。

第一镜像块120可以产生与源电流Is相对应的第一镜像电流Im0和第二镜像电流Im1。第一镜像块120可以包括：第一偏置单元，包括第二PMOS晶体管P01；第一镜像单元，包括第三PMOS晶体管PO2；以及第二镜像单元，包括第四PMOS晶体管PO3。第一偏置单元P01可以产生与源电流Is相对应的第一偏置电压Vb0。例如，第二PMOS晶体管P01可以具有耦接至电源电压端子VDD的源极、耦接至第二节点ND1的漏极，以及耦接至第二节点ND2的栅极。第一偏置电压Vb0可以通过第二节点ND1而产生。第一镜像单元可以基于第一偏置电压Vb0而产生第一镜像电流Im0。例如，第三PMOS晶体管P02可以具有耦接至电源电压端子VDD的源极和接收第一偏置电压Vb0的栅极。第二镜像单元可以基于第一偏置电压Vb0而产生第二镜像电流Im1。例如，第四PMOS晶体管P03可以具有耦接至电源电压端子VDD的源极和接收第一偏置电压Vb0的栅极。

第二镜像块130可以产生与第一镜像电流Im0相对应的第三镜像电流Im2和参考电流Iref。例如，第二镜像块130可以包括：第二偏置单元，包括第一NMOS晶体管N00；以及第三镜像单元和第四镜像单元，分别包括第二NMOS晶体管N01和第三NMOS晶体管N02。第二偏置单元可以产生与第一镜像电流Im0相对应的第二偏置电压Vb1。例如，第一NMOS晶体管N00可以具有耦接至接地电压端子VSS的源极、耦接至第三节点ND2的漏极，以及耦接至第三节点ND2的栅极。第二偏置电压Vb1可以通过第三节点ND2而产生。第三镜像单元可以基于第二偏置电压Vb1而产生第三镜像电流Im2。例如，第二NMOS晶体管N01可以具有耦接至接地电压端子VSS的源极和接收第二偏置电压Vb1的栅极。第四镜像单元可以基于第二偏置电压Vb1而产生参考电流Iref。例如，第三NMOS晶体管N02可以具有耦接至接地电压端子VSS的源极和接收第二偏置电压Vb1的栅极。

第一校正块140可以基于第三镜像电流Im2来校正在源电流Is、第一镜像电流Im0和第二镜像电流Im1之间的电流失配。漏源电压Vds被不同地限定，因为耦接至第二PMOS晶体管P01、第三PMOS晶体管P02和第四PMOS晶体管P03的漏极的负载是不同的。第一校正块140可以校正不同的漏源电压Vds。例如，第一校正块140可以包括第一共源共栅偏置单元、第一共源共栅镜像单元、第二共源共栅镜像单元和第三共源共栅镜像单元。第一共源共栅偏置单元P04、P05和P06可以产生与第三镜像电流Im2相对应的第一共源共栅偏置电压Vc0。例如，第一共源共栅偏置单元可以包括第五PMOS晶体管至第七PMOS晶体管P04、P05和P06，第五PMOS晶体管至第七PMOS晶体管每个具有串联地耦接在电源电压端子VDD与第五节点ND4之间的源极和漏极以及耦接至第五节点ND4的栅极。第一共源共栅偏置电压Vc0可以通过第五节点ND4而产生。尽管在本发明的实施例中作为示例描述了第一共源共栅偏置单元包括三个PMOS晶体管，但其并不限于此，包括在第一共源共栅偏置单元中的PMOS晶体管的数目可以根据设计而变化。此外，第一共源共栅镜像单元可以基于第一共源共栅偏置电压Vc0来控制源电流Is。例如，第一共源共栅镜像单元可以包括第八PMOS晶体管P07，第八PMOS晶体管P07具有耦接至第二PMOS晶体管P01的漏极的源极、耦接至第二节点ND1的漏极，以及接收第一共源共栅偏置电压Vc0的栅极。第二共源共栅镜像单元可以基于第一共源共栅偏置电压Vc0而控制第一镜像电流Im0。例如，第二共源共栅镜像单元可以包括第九PMOS晶体管P08，第九PMOS晶体管P08具有耦接至第三PMOS晶体管P02的漏极的源极、耦接至第三节点ND2的漏极，以及接收第一共源共栅偏置电压Vc0的栅极。第三共源共栅镜像单元可以基于第一共源共栅偏置电压Vc0而控制第二镜像电流Im1。例如，第三共源共栅镜像单元可以包括第十PMOS晶体管，第十PMOS晶体管具有耦接至第四PMOS晶体管P03的漏极的源极、耦接至第四节点ND3的漏极，以及接收第一共源共栅偏置电压Vc0的栅极。

第二校正块150可以基于第二镜像电流Im1来校正第一镜像电流Im0、第三镜像电流Im2和参考电流Iref之间的电流失配。漏源电压Vds被不同地限定，因为耦接至第一NMOS晶体管N00、第二NMOS晶体管N01和第三NMOS晶体管N02的漏极的负载是不同的。第二校正块150可以校正不同地限定的漏源电压Vds。例如，第二校正块150可以包括第二共源共栅偏置单元、第四共源共栅镜像单元、第五共源共栅镜像单元和第六共源共栅镜像单元。第二共源共栅偏置单元N03、N04、N05和N06可以产生与第二镜像电流Im1相对应的第二共源共栅偏置电压Vc1。例如，第二共源共栅偏置单元可以包括第四NMOS晶体管至第七NMOS晶体管N03、N04和N05，第四NMOS晶体管至第七NMOS晶体管每个具有串联地耦接在接地电压端子VSS与第四节点ND3之间的源极和漏极以及耦接至第四节点ND3的栅极。第二共源共栅偏置电压Vc1可以通过第四节点ND3而产生。尽管作为示例描述了第二共源共栅偏置单元可以包括四个NMOS晶体管，但本发明不限于此，包括在第一共源共栅偏置单元中的NMOS晶体管的数目可以根据设计而变化。此外，第四共源共栅镜像单元可以基于第二共源共栅偏置电压Vc1而控制第一镜像电流Im0。例如，第四共源共栅镜像单元可以包括第八NMOS晶体管N07，第八NMOS晶体管具有耦接至第一NMOS晶体管N00的漏极的源极、耦接至第三节点ND2的漏极以及接收第二共源共栅偏置电压Vc1的栅极。第五共源共栅镜像单元可以基于第二共源共栅偏置电压Vc1而控制第三镜像电流Im2。例如，第五共源共栅镜像单元可以包括第九NMOS晶体管N08，第九NMOS晶体管具有耦接至第二NMOS晶体管N01的漏极的源极、耦接至第五节点ND4的漏极以及接收第二共源共栅偏置电压Vc1的栅极。第六共源共栅镜像单元可以基于第二共源共栅偏置电压Vc1而控制参考电流Iref。例如，第六共源共栅镜像单元可以包括第十NMOS晶体管N09，第十NMOS晶体管具有耦接至第三NMOS晶体管N02的漏极的源极、耦接至参考电流Iref的输出节点的漏极以及接收第二共源共栅偏置电压Vc1的栅极。

当源电流发生块110产生与参考电压Vbgr相对应的源电流Is时，第一镜像块120可以对源电流Is进行映像，以产生第一镜像电流Im0和第二镜像电流Im1，而第二镜像块130可以对第一镜像电流Im0进行映像，以产生第三镜像电流Im2和参考电流Iref。

第一镜像块120可能不能产生与源电流Is相对应的第一镜像电流Im0和第二镜像电流Im1。这是因为:由于耦接至第二PMOS晶体管P01的漏极的负载、耦接至第三PMOS晶体管P02的漏极的负载和耦接至第四PMOS晶体管P03的漏极的负载分别是不同的，因此第二PMOS晶体管P01的漏源电压Vds和第三PMOS晶体管P02的漏源电压Vds以及第四PMOS晶体管P03的漏源电压Vds被不同地限定。因此，在源电流Is、第一镜像电流Im0和第二镜像电流Im1之间可以发生电流失配。

第一校正块140可以校正源电流Is、第一镜像电流Im0和第二镜像电流Im1之间的电流失配。例如，因为共源共栅耦接至第二PMOS晶体管P01的第一共源共栅镜像单元P07、共源共栅耦接至第三PMOS晶体管P02的第二共源共栅镜像单元P08和共源共栅耦接至第四PMOS晶体管P03的第三共源共栅镜像单元P09通过栅极接收第一共源共栅偏置电压Vc0，所以第二PMOS晶体管P01的漏极电压Vd、第三PMOS晶体管P02的漏极电压Vd和第四PMOS晶体管P03的漏极电压Vd可以被限定为基本相同。因此，第二PMOS晶体管P01的漏源电压Vds、第三PMOS晶体管P02的漏源电压Vds和第四PMOS晶体管P03的漏源电压Vds可以被限定为基本相同，并且源电流Is、第一镜像电流Im0和第二镜像电流Im1之间的电流失配可以得到校正。

第二镜像块130可能不能产生与第一镜像电流Im0相对应的第三镜像电流Im2和参考电流Iref。这是因为:由于耦接至第一NMOS晶体管N00、第二NMOS晶体管N01和第三NMOS晶体管N02的各自的漏极的负载分别是不同的，因此第一NMOS晶体管N00的漏源电压Vds和第二NMOS晶体管N01的漏源电压Vds以及第三NMOS晶体管N02的漏源电压Vds被不同地限定。因此，在第一镜像电流Im0、第三镜像电流Im2和参考电流Iref之间可以发生电流失配。

第二校正块150可以校正第一镜像电流Im0、第三镜像电流Im2和参考电流Iref之间的电流失配。例如，因为共源共栅耦接至第一NMOS晶体管N00的第八NMOS晶体管N07、共源共栅耦接至第二NMOS晶体管N01的第九NMOS晶体管N08和共源共栅耦接至第三NMOS晶体管N02的第十NMOS晶体管N09通过栅极接收第二共源共栅偏置电压Vc1，所以第一NMOS晶体管N00的漏极电压Vd、第二NMOS晶体管N01的漏极电压Vd和第三NMOS晶体管N02的漏极电压Vd可以被限定为基本相同。因此，第一NMOS晶体管N00的漏源电压Vds、第二NMOS晶体管N01的漏源电压Vds和第三NMOS晶体管N02的漏源电压Vds可以被限定为基本相同，并且第一镜像电流Im0、第三镜像电流IM2和参考电流Iref之间的电流失配可以得到校正。

图2是示出根据本发明的实施例的集成电路200的电路图。

参照图2，集成电路200可以包括电流源210、镜像块220、控制块230和校正块240。

电流源210可以耦接在第一节点ND10与接地电压端子VSS之间，以产生输入电流Iin。例如，电流源210可以具有与图1中所示的源电流发生块110类似的配置。在这种情况下，输入电流Iin可以与图1中所示的源电流Is相对应。电流源210可以包括图1中所示的源电流发生块110、第一镜像块120、第二镜像块130、第一校正块140以及第二校正块150。在这种情况下，输入电流Iin可以与图1中所示的参考电流Iref相对应。可以将具有各种结构的电流发生电路应用于电流源210。

镜像块220可以产生与输入电流Iin相对应的多个参考电流Iref0至Irefn+1和与参考电流Iref0至Irefn+1相对应的输出电流Iout。例如，镜像块220可以包括多个除法单元和第一镜像单元。

除法单元可以并联地耦接至电源电压端子VDD。除法单元可以以预定比例来划分输入电流Iin，以产生参考电流Iref0至Irefn+1。例如，除法单元可以包括PMOS晶体管P00至P0n+1，PMOS晶体管P00至P0n+1每个具有耦接至电源电压端子VDD的源极和接收第一偏置电压Vb0的栅极。PMOS晶体管P00至P0n+1可以设计成具有不同沟道尺寸。例如，PMOS晶体管P0n可以具有为PMOS晶体管P00的沟道尺寸的2n倍大的沟道尺寸。第一偏置电压Vb0可以通过第一节点ND10而产生。第一偏置电压Vb0的电平可以基于参考电流Iref0至Irefn+1来限定。

第一镜像单元可以基于第一偏置电压Vb0而产生与参考电流Iref0至Irefn+1相对应的输出电流Iout。例如，第一镜像单元可以包括PMOS晶体管P0a，PMOS晶体管P0a具有耦接至电源电压端子VDD的源极和接收第一偏置电压Vb0的栅极。

控制块230可以基于控制码(未示出)来控制要选择的各个参考电流Iref0至Irefn+1。例如，控制块230可以包括并联地耦接至第一节点ND10的多个开关单元SW0至SWn+1。开关单元SW0至SWn+1可以基于控制码来选择性地允许参考电流Iref0至Irefn+1流过第一节点ND10。

校正块240可以基于第一偏置电压Vb0来校正参考电流Iref0至Irefn+1与输出电流Iout之间的电流失配。例如，校正块240可以包括第二镜像单元、第一偏置单元、第三镜像单元、第二偏置单元、降压单元、多个第一共源共栅镜像单元、第二共源共栅镜像单元和第三共源共栅镜像单元。

第二镜像单元可以基于第一偏置电压Vb0而产生与参考电流Iref0至Irefn+1相对应的第一镜像电流Im0。例如，第二镜像单元可以包括PMOS晶体管P1a，PMOS晶体管P1a具有耦接至电源电压端子VDD的源极、耦接至第二共源共栅镜像单元的一端的漏极以及耦接至第一节点ND10的栅极。

第一偏置单元可以产生与第一镜像电流Im0相对应的第二偏置电压Vb1。例如，第一偏置单元可以包括NMOS晶体管P1b，NMOS晶体管P1b具有耦接至接地电压端子VSS的源极、耦接至第二共源共栅镜像单元的另一端(即，“第二节点ND11”)的漏极以及耦接至第二节点ND11的栅极。

第三镜像单元可以基于第二偏置电压而产生与第一镜像电流Im0相对应的第二镜像电流Im1。例如，第三镜像单元可以包括NMOS晶体管P1c，NMOS晶体管P1c具有耦接至接地电压端子VSS的源极、耦接至第三节点ND12的漏极以及耦接至第二节点ND11的栅极。

第二偏置单元可以产生与第二镜像电流Im1相对应的共源共栅偏置电压Vc。例如，第二偏置单元可以包括PMOS晶体管P1d，PMOS晶体管P1d具有耦接至第三节点ND12的栅极和漏极。共源共栅偏置电压Vc可以通过第三节点ND12而产生。共源共栅偏置电压Vc的电平可以对应于第二镜像电流Im1来限定。

降压单元可以将电源电压VDD降低预定的电平，以提供给PMOS晶体管P1d。例如，降压单元可以包括PMOS晶体管P1e，PMOS晶体管P1e具有耦接至电源电压端子VDD的源极、耦接至PMOS晶体管P1d的源极的漏极以及耦接至PMOS晶体管P1d的源极的栅极。

第一共源共栅镜像单元可以基于共源共栅偏置电压Vc而产生参考电流Iref0至Irefn+1。例如，第一共源共栅镜像单元可以包括多个PMOS晶体管P10至P1n+1，多个PMOS晶体管P10至P1n+1中的每个PMOS晶体管分别具有耦接至PMOS晶体管P00至P0n+1的源极、耦接到开关单元SW0至SWn+1的漏极以及耦接至第三节点ND12的栅极。与PMOS晶体管P00至P0n+1类似，PMOS晶体管P10至P1n+1可以设计成具有不同的沟道尺寸。同时，无论PMOS晶体管P00至P0n+1如何，第一共源共栅镜像单元P10至P1n+1都可以设计成具有相同的沟道尺寸。

第二共源共栅镜像单元可以基于共源共栅偏置电压Vc而产生第一镜像电流Im0。例如，第二共源共栅镜像单元可以包括PMOS晶体管P1f，PMOS晶体管P1f具有耦接至PMOS晶体管P1a的漏极的源极、耦接至第二节点ND11的漏极以及耦接至第三节点ND12的栅极。

第三共源共栅镜像单元可以基于共源共栅偏置电压Vc而产生输出电流Iout。例如，第三共源共栅镜像单元可以包括PMOS晶体管P1g，PMOS晶体管P1g具有耦接至PMOS晶体管P0a的漏极的源极、耦接至输出电流Iout的输出节点的漏极以及耦接至第三节点ND12的栅极。

控制块230可以基于控制码来控制镜像块220产生参考电流Iref0至Irefn+1之中的先前设定的一个或更多个参考电流。例如，开关单元SW0至SWn+1之中的先前设定的一个或更多个开关单元可以被短路。为了方便描述的目的，以下描述开关单元SWn+1被短路作为示例。

当输入电流Iin由电流源210产生时，镜像块220可以产生参考电流Iref0至Irefn+1之中的与输入电流Iin相对应的参考电流Irefn+1，并通过对参考电流Irefn+1进行映像来产生输出电流Iout。

镜像块220可能不能产生与参考电流Irefn+1相对应的输出电流Iout。这是因为：由于耦接至除法单元P0n+1的漏极的负载与耦接至第一镜像单元P0a的漏极的负载分别是不同的，因此除法单元P0n+1的漏源电压Vds和第一镜像单元P0a的漏源电压Vds可以不同地限定。因此，在参考电流Irefn+1与输出电流Iout之间可以发生电流失配。

校正块240可以校正参考电流Irefn+1与输出电流Iout之间的电流失配。例如，因为共源共栅耦接至PMOS晶体管P0n+1的PMOS晶体管P1n+1和共源共栅耦接至PMOS晶体管P0a的PMOS晶体管P1g通过其栅极来接收共源共栅偏置电压Vc，所以PMOS晶体管P0n+1的漏极电压Vd和PMOS晶体管P0a的漏极电压Vd可以被限定为基本相同。因此，PMOS晶体管P0n+1的漏源电压Vds和PMOS晶体管P0a的漏源电压Vds可以限定为基本相同，并且参考电流Irefn+1与输出电流Iout之间的电流失配可以得到校正。

根据本发明的实施例，可以校正两个或更多个电流之间的电流失配，并且可以通过添加简单的电路来产生共源共栅偏置电压。

由于校正了两个或更多个电流之间的电流失配，因此可以改进集成电路的操作可靠性。

另外，由于通过添加简单的电路来产生共源共栅偏置电压，因此电路设计可以相当容易，并且可以使容纳该简单电路所需的添加区域的尺寸最小。

尽管已针对具体实施例描述了本发明，但实施例并非旨在是限制性的，而是描述性的。而且，应注意的是，在不脱离如所附权利要求限定的本发明的精神和/或范围的情况下，本发明可以由本领域技术人员通过替换、改变和修改来以各种方式实现。